數(shù)據(jù)采集系統(tǒng)的軟件設(shè)計(jì)部分包括CPLD的軟件設(shè)計(jì)和DSP內(nèi)部的程序代碼。

　　AD7864的一些輸入引腳需要進(jìn)行配置，完成這個任務(wù)的是Altera公司的CPLD產(chǎn)品MAX3256A。AD7864需要進(jìn)行配置的各引腳的具體狀態(tài)如表1所示。

?

　　AD7864數(shù)據(jù)輸出控制采取分時輸出的方式。4片AD7864分為兩組：1、2片一組，3、4片一組。采樣信號來自于TS201的定時/計(jì)數(shù)器，每次定時器計(jì)數(shù)滿時TMROE引腳上會產(chǎn)生4個總線時鐘(SCLK，54MHz)的高電平，在CPLD里面把這個信號反向之后作為AD7864的CONVST信號。通過延時3、4片的CONVST信號可以控制兩組AD7864分時工作，延時電路及仿真波形如圖3所示。通過調(diào)節(jié)兩個比較器的數(shù)值，可以產(chǎn)生符合系統(tǒng)需要的波形。

?

　　圖3 CONVST延時電路及仿真波形

?

　　在數(shù)據(jù)傳輸上，1、3片的數(shù)據(jù)占據(jù)低位數(shù)據(jù)線，2、4片的數(shù)據(jù)占據(jù)高位數(shù)據(jù)線，分時輸出防止了總線沖突的出現(xiàn)。由于AD7864-1是補(bǔ)碼輸出，因此DSP把數(shù)據(jù)讀回后還需作數(shù)據(jù)提取和符號擴(kuò)展處理。數(shù)據(jù)提取主要是把高低位的數(shù)據(jù)分開，符號擴(kuò)展是根據(jù)采集回來的數(shù)據(jù)的第12位來判斷數(shù)據(jù)的正負(fù)作不同的高位擴(kuò)展，具體程序如下。

　　j0 = datum_out0;;

　　xr0 = [j0+=0];;//讀取AD轉(zhuǎn)換的數(shù)據(jù)

　　xr1 = 0xfff;;

　　xr2 = r0 and r1;;//提取AD轉(zhuǎn)換的數(shù)據(jù)的第12位

　　xr3 = 0x800;;

　　xr4 = r2 and r3;;//判斷符號位是否為1

　　if AEQ, jump data(np);;//如果符號位不為1，跳轉(zhuǎn)

　　xr5 = 0xfffff000;;//如果符號位為1，高位擴(kuò)展

　　xr6 = r5 or r2;;

　　xr2 = xr6;;//xr2里是擴(kuò)展后的AD轉(zhuǎn)換數(shù)據(jù)

　　data:

　　......//數(shù)據(jù)進(jìn)一步處理

　　結(jié)語

　　經(jīng)過測試，系統(tǒng)總線在54MHz時鐘下正常工作，數(shù)據(jù)傳輸正確，在內(nèi)核時鐘432MHz下，圓滿完成了數(shù)據(jù)處理及顯示的任務(wù)(實(shí)際耗時1100M/432M約為2.55s，小于一幀時間)。