2. 4 基于DSP 的DDS 的參數(shù)設(shè)計(jì)

　　2. 4. 1 標(biāo)準(zhǔn)時(shí)鐘脈沖fclk

　　的設(shè)計(jì)從公式（ 1） 可以看出，在相位累加器寬度W 為定值、相位步進(jìn)值Δθ 為1 時(shí)，可得出DDS 的最小輸出頻率，即DDS 的頻率分辨率fr。因此，只需要調(diào)整相位步進(jìn)值Δθ，就可以使DDS 的頻率以fr的整數(shù)倍輸出。

　　在P 足夠多且每點(diǎn)波形數(shù)據(jù)分辨率與P 匹配的前提下，即可忽略DDS 信號(hào)輸出的高頻諧波含量，從而省略硬件設(shè)計(jì)中的濾波器環(huán)節(jié)，避免了由濾波器產(chǎn)生的相位偏移。當(dāng)P = 10000 時(shí)，完全可以滿足要求。如設(shè)計(jì)最大輸出頻率65Hz，可得fclk = 0. 65MHz。

　　fclk可利用DSP 計(jì)數(shù)器的中斷產(chǎn)生?？紤]到DSP 的工作頻率均為MHz 的整數(shù)倍，所以fclk取值1MHz，更加便于中斷的準(zhǔn)確產(chǎn)生。

　　2. 4. 2 相位累加器寬度W 的選取

　　P = 10000 時(shí)，W 取值27 即可滿足設(shè)計(jì)頻率調(diào)節(jié)細(xì)度≤0. 01Hz 的要求。但相位累加值θ 在DSP 中定義為4 字節(jié)的操作數(shù)，W 取值27 時(shí)，DSP 需對(duì)相位累加值進(jìn)行上限判斷處理后再提取波形數(shù)據(jù)，從而產(chǎn)生細(xì)小的波形畸變并增加一定的運(yùn)算量?？紤]到可利用操作數(shù)的自然溢出來減少DSP 的判斷及運(yùn)算操作，所以W 取值32。

　　2. 4. 3 周期波形點(diǎn)數(shù)P 的選取

　　由于DSP 中沒有現(xiàn)成的除法指令，除法是靠被除數(shù)與除數(shù)之間的移位相減來實(shí)現(xiàn)的，采用該函數(shù)的算法將增加DSP 的運(yùn)算量。因此，可以通過事先將P ÷ 2W 作為系數(shù)，減少求數(shù)組下標(biāo)運(yùn)算步驟。但P ÷ 2W 可能為小數(shù)，如果取整計(jì)算，將使下標(biāo)出現(xiàn)跳躍性變化，導(dǎo)致輸出波形畸變?cè)龃?。不取整?jì)算時(shí)，如使用定點(diǎn)DSP，雖然價(jià)格便宜且運(yùn)算速度較快，但會(huì)增加系統(tǒng)運(yùn)算量。而使用浮點(diǎn)DSP，運(yùn)算速度較慢且硬件費(fèi)用會(huì)有相對(duì)提高?？紤]到DSP 要進(jìn)行多線程的任務(wù)工作，需要較快的運(yùn)算速度，因此選用定點(diǎn)DSP，并對(duì)波形數(shù)據(jù)數(shù)組下標(biāo)的算法進(jìn)行進(jìn)一步的改進(jìn)。

　　將公式中P 的點(diǎn)數(shù)由相位調(diào)節(jié)細(xì)度要求的最低點(diǎn)數(shù)Pmin調(diào)整至大于Pmin的最小的2 的X 次冪。

　　在DSP 中，所有的值都用二進(jìn)制來表示。所以，在公式（ 5） 里所有變量的取值均為無符號(hào)整數(shù)的前提下，A 的獲得就簡化成了對(duì)θ 進(jìn)行（ W – X） 次的右移。

　　從而大大降低DSP 的運(yùn)算量。以相位分辨率≤0. 03°為例，P 取值16384 =214，A 的表達(dá)式即簡化為θ /218。

　　3 信號(hào)測(cè)量

　　信號(hào)需要測(cè)量頻率、有效值、相位三個(gè)參量。信號(hào)處理電路采用傳統(tǒng)的互感器采樣加低通濾波。電壓信號(hào)處理電路比電流信號(hào)處理電路，多設(shè)置一過零比較的波形變換功能單元，其作用是將電壓被測(cè)信號(hào)由正弦波變換為方波，為信號(hào)測(cè)量提供周期信號(hào)。

　　3. 1 頻率測(cè)量

　　頻率測(cè)量相對(duì)簡單，采用傳統(tǒng)的脈沖填充法，即DSP 利用周期方波作為中斷信號(hào)，用DSP 的計(jì)數(shù)脈沖的頻率除以中斷間隔內(nèi)計(jì)數(shù)器的計(jì)數(shù)脈沖數(shù)，就可獲得輸出信號(hào)的頻率。

　　3. 2 有效值測(cè)量

　　有效值測(cè)量即對(duì)被測(cè)信號(hào)進(jìn)行區(qū)域內(nèi)積分后取平均值。通過RC 電路實(shí)現(xiàn)硬件積分，響應(yīng)速度慢，且增加相應(yīng)的硬件開銷。而利用DSP 的高速計(jì)算能力，通過相應(yīng)計(jì)算即可得出有效值，可提高相應(yīng)速度，節(jié)省硬件開銷。

　　式中Vm為有效值; T 為采樣周期; Um為被測(cè)正弦波峰值;ω 為被測(cè)正弦波角頻率; φ 為被測(cè)正弦波初始相位。

　　積分的計(jì)算過程，等價(jià)于在積分區(qū)間內(nèi)對(duì)被測(cè)信號(hào)進(jìn)行足夠多的、等間隔采樣，并進(jìn)行累加求和計(jì)算。因此，公式 可變換為：

　　為保證測(cè)量值的準(zhǔn)確，被測(cè)信號(hào)每個(gè)周期內(nèi)的采樣次數(shù)應(yīng)≥100。因此，在以標(biāo)準(zhǔn)時(shí)鐘脈沖fclk（ 1MHz） 為計(jì)時(shí)基準(zhǔn)、被測(cè)信號(hào)最高頻率65Hz 時(shí)，每次采樣間隔應(yīng)≤153 個(gè)標(biāo)準(zhǔn)時(shí)鐘脈沖。

　　3. 3 相位測(cè)量

　　相位的測(cè)量，借鑒了模擬數(shù)字混合乘法器進(jìn)行矢量測(cè)量的原理。模擬數(shù)字混合乘法器進(jìn)行矢量測(cè)量的原理如下：

　　對(duì)于正弦信號(hào)，矢量測(cè)量就是測(cè)量相對(duì)于標(biāo)準(zhǔn)正弦信號(hào)的相位和幅值。如圖2 所示，設(shè)被測(cè)信號(hào)V（ t） = U（ t） sin（ ωt + φ） ，兩片Rom 中分別存有正弦和余弦函數(shù)表，鎖相環(huán)實(shí)現(xiàn)數(shù)字sin^（ ωt） ，cos^（ ωt） 與V（ t） 同頻同步。模擬信號(hào)V（ t） 輸入到乘法型D/A 的參考電壓端，與數(shù)字量sin^（ ωt） ，cos^（ ωt） 在D/A 轉(zhuǎn)換器實(shí)現(xiàn)模擬數(shù)字混合乘法運(yùn)算，低通濾波器完成積分求平均值運(yùn)算，低通濾波輸出的是直流信號(hào)。

　　綜上所述，模擬數(shù)字混合乘法器矢量測(cè)量的原理可簡述為，將被測(cè)信號(hào)幅值與標(biāo)準(zhǔn)正弦、余弦分別相乘并計(jì)算其有效值，然后通過對(duì)兩有效值進(jìn)行反正切運(yùn)算即可獲得被測(cè)信號(hào)與標(biāo)準(zhǔn)信號(hào)的相位差。

　　從公式可以看出，被測(cè)信號(hào)的采樣值，在相位測(cè)量中可被重復(fù)利用。因此相位測(cè)量也可以采用與有效值測(cè)量相同的時(shí)鐘脈沖及采樣間隔。從圖2 中可以看出，被測(cè)信號(hào)與標(biāo)準(zhǔn)正弦D/A、余弦D/A 的相乘，其實(shí)質(zhì)是被測(cè)信號(hào)采樣值與標(biāo)準(zhǔn)正弦、余弦查表值相乘。由于相位測(cè)量的采樣以標(biāo)準(zhǔn)時(shí)鐘脈沖fclk為計(jì)時(shí)基準(zhǔn)，每次采樣前必有一個(gè)剛被查表取出的電壓正弦波數(shù)據(jù)值被送至D/A 輸出，該數(shù)據(jù)值對(duì)應(yīng)相位累加器輸出值θ 。根據(jù)正弦與余弦的函數(shù)關(guān)系式cosa =sin（ a + 90°） ，將θ 偏移2W-2 （ 此操作等價(jià)于移相90°后查表獲得余弦數(shù)據(jù)值。因此，模擬數(shù)字混合乘法器矢量測(cè)量相位，完全可以通過DDS 的查表功能與有效值測(cè)量功能相結(jié)合，利用軟件來實(shí)現(xiàn)。

　　4 結(jié)束語

　　通過對(duì)DDS 和模擬數(shù)字混合乘法器矢量測(cè)量原理的分析，提出了以DSP 嵌入式系統(tǒng)為硬件基礎(chǔ)，利用軟件編程實(shí)現(xiàn)DDS 相位邏輯運(yùn)算、積分運(yùn)算、矢量的模擬數(shù)字混合乘法的設(shè)計(jì)思路。采用該設(shè)計(jì)思路進(jìn)行電源，可大大簡化硬件設(shè)計(jì)，節(jié)省硬件成本，縮短開發(fā)時(shí)間。