C66xDSP對浮點操作也支持SIMD。增強的向量處理能力加上原有的指令并行等級，DSP 程序員通過應(yīng)用TI的C/C＋＋優(yōu)化編譯器可以開發(fā)出更高級的并行代碼。每個核具有獨立的32 K數(shù)據(jù)一級cache和32 K指令一級cache，共享512 K二級cache。C66xDSP存儲單元接口支持DDR3 EMIF64內(nèi)存, 控制單元片內(nèi)共享4 096 K SRAM存儲空間，支持高速串行接口，包括1路SRIO接口、兩路PCIe接口、兩路SGMII(Serial Gigabit Media Independent Interface)以太網(wǎng)接口等。C66xDSP支持其他低速接口如UART(Universal Asynchronous Receiver/Transmitter)串口，24位尋址寬度的MIF16并行總線、SPI、I2C、GPIOs等。

1.1.2 DDR3內(nèi)存

每片DSP設(shè)計采用4片MT41J128M16HA并聯(lián)，提供64 bit數(shù)據(jù)位寬，共1 GB容量。MT41J128M16HA是Micro公司生產(chǎn)的DDR3 SDRAM，規(guī)格為16 Meg×16×8 Banks，單片16位寬度，256 MB容量。

1.1.3 Flash數(shù)據(jù)存儲

Flash數(shù)據(jù)存儲采用Spansion公司S29GL01G Flash芯片，16位寬度128 MB字節(jié)空間。一部分空間放置BOOT，主要用作存放操作系統(tǒng)的代碼以及用戶代碼、用戶配置和用戶數(shù)據(jù)。通過CPLD控制存儲系統(tǒng)的啟動程序、系統(tǒng)程序和用戶程序。DSP只能提供24位地址線，F(xiàn)lash所需的高兩位地址線通過CPLD來擴展。CPLD采用Lattice公司的LCMXO2280C芯片，在DSP和其他芯片通訊間實現(xiàn)電平轉(zhuǎn)換功能。

1.1.4 RS232接口

采用2片MAX3232作為RS232接口電平轉(zhuǎn)換芯片，共提供4路RS232接口。DSP和鏈接器之間連接MAX3232芯片，完成TTL/CMOS電平的UART信號轉(zhuǎn)換成標(biāo)準(zhǔn)的RS232信號輸出和標(biāo)準(zhǔn)的RS232信號轉(zhuǎn)換成TTL/COMS電平輸入。

1.1.5 SRIO和SPI接口

SRIO接口通過80HCPS1848芯片進行數(shù)據(jù)交換，實現(xiàn)與FPGA、3個從DSP及客戶板通訊。SPI接口實現(xiàn)對AD9516的配置，給ADC提供可變的參考時鐘。

1.2 FPGA模塊

FPGA模塊主要用做高速ADC的算法處理，包含DDR2、SRIO、高速ADC、RS422接口、JTAG/IO等接口部分。FPGA模塊如圖2所示。

1.2.1 FPGA

FPGA模塊設(shè)計采用Xilinx公司FPGA芯片XC5VSX95T。XC5VSX95T是Xilinx公司的Virtex-5 SXT系列FPGA器件，帶有高級串行連接的信號處理邏輯，相對其他系列擁有更豐富的DSP資源。芯片XC5VSX95T有邏輯模塊160×54，最大RAM模塊1 120 Kb，DSP48E 640個，CMT時鐘管理6個RocketIO，GTP 16個，總IObank 20個，最大使用IO數(shù)680個[5]。本電路采用1.2～3.3 V I/O操作電壓，14 720 slices，19個bank，640個用戶IO，1PCIe，4 MAC，16個GTP，配合外圍時鐘、復(fù)位、FPGA啟動加載電路等，為整個模塊提供邏輯算法。

1.2.2 數(shù)據(jù)緩存電路

數(shù)據(jù)緩存電路由2片Micron公司的MT47H128M16-SDRAM芯片構(gòu)成，單片容量2 Gb(16 M×16 bit×8 bank)，共512 MB DDR2。該內(nèi)存芯片14 bit行地址，10 bit列地址，1.8 V供電，最高頻率800 MHz，支持突發(fā)讀寫或者突發(fā)讀單寫，支持自刷新，64 ms內(nèi)刷新8 192次[6]，掛在FPGA上為系統(tǒng)提供數(shù)據(jù)緩存、協(xié)助系統(tǒng)完成多路控制等功能。

1.2.3 RS422接口

采用2片MAX3076完成RS422電平轉(zhuǎn)換，提供2路RS422通信接口，支持單通道全雙工，16 Mb/s，3.3 V工作電壓，帶15 kV ESD(Electro-Static Discharge)保護。

1.2.4 JTAG接口

JATG信號直接由FPGA引出到連接器J30J-31，作為調(diào)試及客戶指示燈接口。

1.3 RapidIO模塊

RapidIO模塊為4個DSP及FPGA提供數(shù)據(jù)交換，同時，對外提供6個x4端口，使整個系統(tǒng)能夠通過SRIO數(shù)據(jù)交換實現(xiàn)通訊。RapidIO模塊電平轉(zhuǎn)換功能如圖3所示。

選用IDT公司的RapidIO數(shù)據(jù)交換芯片80HCPS18-48CRMI完成數(shù)據(jù)電平轉(zhuǎn)換。該芯片是一款高性能RapidIO交換芯片，符合串行RapidIO2.1 協(xié)議要求[2]，擁有48路SRIO端口，可配置為12×4、18×2、18×1的端口工作方式，傳輸速率可為1.25 Gbaud、2.5 Gbaud、3.125 Gbaud、5.0 Gbaud或 6.25 Gbaud；芯片內(nèi)部交換帶寬達(dá)到240 Gb/s，提供無阻塞的全雙工交換能力，可配置為短潛伏期（latency）的直通轉(zhuǎn)發(fā)(Cut-Through)或存儲轉(zhuǎn)發(fā)（Store-and-Forward）數(shù)據(jù)流，最大可支持40個同時多點傳送（multicast）和發(fā)送傳遞信號（broadcast），同時具有全局路由或本地端口路由。該芯片內(nèi)核電壓1.0 V，IO電壓3.3 V，串/并化器電壓1.2 V[7]。

1.4 以太網(wǎng)模塊

圖1中每個DSP均可通過以太網(wǎng)同計算機通信，完成輸入輸出測試功能。以太網(wǎng)模塊如圖4所示。