今天給大俠帶來的是一周掌握FPGA Verilog HDL 語法，今天開啟第一天，下面咱們廢話就不多說了，一起來看看吧。
2022-07-18 09:47:40
2074 `CPLD/FPGA高級應用開發(fā)指南第1章可編程邏輯器件與EDA技術(shù)第2章Xilinx CPLD系列產(chǎn)品第3章Xilinx FPGA系列產(chǎn)品第4章Xilinx ISE應用基礎第5章FPGA高級
2013-06-02 10:13:17
本人初學CPLD/FPGA，現(xiàn)有一疑問：用verilog寫的一個項目的程序，讀起來類似于C語言那種一條一條執(zhí)行的指令，這程序燒到CPLD芯片里后是怎么工作的，芯片會自己搭一個門電路出來嗎？
2013-10-01 15:39:47
算得上簡單實用，但隨著邏輯規(guī)模的不斷攀升，這種落后的設計方式已顯得力不從心。取而代之的是代碼輸入的方式，當今絕大多數(shù)的設計都采用代碼來完成。FPGA/CPLD開發(fā)所使用的代碼，我們通常稱之為硬件描述語言
2015-01-29 09:20:41
1.1 FPGA雙沿發(fā)送之Verilog HDL實現(xiàn)1.1.1 本節(jié)目錄1）本節(jié)目錄；2）本節(jié)引言；3）FPGA簡介；4）FPGA雙沿發(fā)送之Verilog HDL實現(xiàn)；5）結(jié)束語。1.1.2 本節(jié)
2021-07-26 06:20:59
1.1 FPGA雙沿采樣之Verilog HDL實現(xiàn)1.1.1 本節(jié)目錄1）本節(jié)目錄；2）本節(jié)引言；3）FPGA簡介；4）FPGA雙沿采樣之Verilog HDL實現(xiàn)；5）結(jié)束語。1.1.2 本節(jié)
2021-07-26 07:44:03
與特點。本課程在FPGA應用開發(fā)方面主要有：初級篇內(nèi)容包括Verilog HDL語言基礎，Altera公司FPGA設計工具Quartus II軟件綜述，FPGA組合邏輯設計技術(shù)等，高級篇內(nèi)容包括
2014-04-23 15:28:29
這就是初學 Verilog HDL + FPGA 的心聲。 在眾多的 Verilog HDL 參考書，隱隱約約會會出現(xiàn)這樣的一個“建?！?。建模在 Verilog HDL 的世界里是一個重要的基礎，筆者
2015-01-14 17:48:01
Verilog HDL語言100例詳解希望對大家有所幫助
2016-09-01 15:58:09
嵌入式開發(fā)Verilog教程（二）——Verilog HDL設計方法概述前言一、Verilog HDL語言簡介1.1 Verilog HDL語言是什么1.2前言在數(shù)字邏輯設計領域，迫切需要一種共同
2021-11-08 09:30:31
Verilog HDL語言有什么優(yōu)越性Verilog HDL語言在FPGA/CPLD開發(fā)中的應用
2021-04-23 07:02:03
關鍵字：Altera 、FPGA、軟硬件協(xié)調(diào)設計（Verilog & C）、CPU、總線、外設FPGA硬件結(jié)構(gòu)知識Verilog HDL語言編程基礎FPGA常用開發(fā)工具 SOPC硬件系統(tǒng)開發(fā)SOPC軟件系統(tǒng)開發(fā)Avalon總線規(guī)范Nios II外設及其編程 七段數(shù)碼管時鐘...
2021-12-22 08:06:06
的復雜性可以介于簡單的門和完整的電子數(shù)字系統(tǒng)之間。數(shù)字系統(tǒng)能夠按層次描述，并可在相同描述中顯式地進行時序建模。Verilog HDL 語言具有下述描述能力：設計的行為特性、設計的數(shù)據(jù)流特性、設計的結(jié)構(gòu)
2020-11-30 19:03:38
便于使用且實用的語言逐漸為眾多設計者所接受。在一次努力增加語言普及性的活動中， Verilog HDL語言于1 9 9 0年被推向公眾領域。 Open Verilog International（O
2018-07-03 05:19:30
Verilog HDL是一種用于數(shù)字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結(jié)構(gòu)描述
2019-09-06 09:14:16
Verilog HDL硬件描述語言
2013-01-13 14:40:20
Verilog HDL硬件描述語言（非常經(jīng)典的教材）FPGA軟件無線電開發(fā)（全階視頻教程+開發(fā)板+實例）詳情鏈接：http://url.elecfans.com/u/5e4a12f2ba
2013-07-22 14:50:03
`共分為四部分，Verilog HDL語言、FPGA設計實例、ModelSim仿真工具及QuartusII開發(fā)工具。Verilog HDL設計與實戰(zhàn).PDF版電子書回復帖子查看下載資料[hide][/hide]Verilog HDL設計與實戰(zhàn)配套代碼回復帖子查看下載資料[hide][/hide]`
2021-06-16 10:50:55
Verilog_HDL硬件描述語言 FPGA的資料
2013-02-26 14:03:42
verilog+hdl硬件描述語言 初學者的福音 幫助廣大初學者步入此行
2013-08-12 23:47:12
cpld\fpga\verilog hdl視頻教程入門篇：第1講、FPGA設計基礎（PDF、視頻）第2講、FPGA設計入門（視頻、課后習題）第3講、VerilogHDL
2009-03-26 16:37:40
[從零開始學CPLD和Verilog.HDL編程技術(shù)].李建清.
2018-04-20 08:01:06
教程目錄： 入門篇：第1講、FPGA設計基礎（PDF、視頻）第2講、FPGA設計入門（視頻、課后習題）第3講、VerilogHDL基礎（PDF、視頻、課后習題）第4講：Verilog HDL中的組合
2009-03-09 22:56:25
（實驗）為主線，以生動短小的實例為靈魂，穿插介紹了Verilog HDL語言的語法及Altera公司的EPM7128S（或Atmel公司的ATFl508A5）設計開發(fā)編程。《手把手教你學CPLD/FPGA
2014-12-29 17:10:05
。Verilog HDL 之所以成為和 VHDL 并駕齊驅(qū)的硬件描述語言，是因為它具有如下特點：? 基本邏輯門和開關級基本結(jié)構(gòu)模型都內(nèi)置在語言中；? 可采用多種方式對設計建模，這些方式包括行為描述方式
2018-09-18 09:33:31
的邊界掃描測試第5章 Xilinx Foundation應用基礎第6章 Foundation高級應用第7章 VHDL語言簡介第8章 CPLD/FPGA在數(shù)字系統(tǒng)設計中的應用第9章 CPLD/FPGA在通信
2018-03-29 17:11:59
HDL硬件描述語言。本書完全以實戰(zhàn)為主，通過實踐的方法幫助讀者加深理解CPLD的基本知識。目錄· · · · · ·第一章 CPLD與FPGA概述第一節(jié) 可編程邏輯器件的發(fā)展及特點一、可編程邏輯器件的發(fā)展
2018-03-30 15:07:50
靈活性高、易學易用等特點。Verilog HDL可以在較短的時間內(nèi)學習和掌握，目前已經(jīng)在FPGA開發(fā)/IC設計領域占據(jù)絕對的領導地位。本章包括以下幾個部分：55.1Verilog概述
2020-09-21 16:48:48
行Verilog HDL建模。FPGA軟件無線電開發(fā)（全階視頻教程+開發(fā)板+實例）詳情鏈接：http://url.elecfans.com/u/5e4a12f2ba手把手教你設計人工智能芯片及系統(tǒng)（全階
2019-11-26 11:27:34
本帖最后由 鋯石科技 于 2016-11-15 16:22 編輯
本文檔主要包含了 Verilog HDL語言 的八個關鍵問題它們分別是：① Verilog的抽象級別② Verilog的模塊化
2016-08-17 05:56:55
大家好,小妹剛打算學習FPAG,請問初學FPGA應該學習VHDL還是 Verilog_HDL語言,請高手指條路.謝謝
2013-02-18 11:31:10
目前無論FPGA還是CPLD的主流設計方法都是使用硬件描述語言(通常是verilog 或者VHDL)進行，然后借助EDA工具 完成編譯、布局布線。實際設計中很少使用原理圖方式去搭邏輯電路。 因此來說
2014-09-16 17:52:27
verilog HDL語言
2017-06-06 23:43:36
）領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。HDL硬件描述語言（HDL）是一種用來設計數(shù)字邏輯系統(tǒng)和描述數(shù)字電路的語言，常用的主要有VHDL、Verilog HDL、System Verilog 和 System C。VHDL是一種用于電路設計的高級
2021-12-22 07:39:43
目前無論FPGA還是CPLD的主流設計方法都是使用硬件描述語言(通常是verilog?或者VHDL)進行，讓后借助EDA工具? 完成編譯、布局布線。實際設計中很少使用原理圖方式去搭邏輯電路
2017-02-25 12:00:43
X-HDL:軟件簡介—SoftWare Description: X-HDL v3.2.55 VHDL/Verilog語言翻譯器
一款VHDL/Verilog語言翻譯器。可實現(xiàn)VHDL和Verilog語言的相互智能化轉(zhuǎn)化。這分別是windows、linux、solaris版本。
2006-03-25 12:00:47
355 Verilog HDL 綜合實用教程第1章 基礎知識第2章 從Verilog結(jié)構(gòu)到邏輯門第3章 建模示例第4章 模型的優(yōu)化第5章 驗證附錄A 可綜合的語言結(jié)構(gòu)附錄B 通用庫
2009-07-20 11:21:1386 This manual describes the Verilog portion of Synopsys FPGACompiler II / FPGA Express application
2009-07-23 10:01:2979 采用 Verilog HDL 語言在Altera 公司的FPGA 芯片上實現(xiàn)了RISC_CPU 的關鍵部件狀態(tài)控制器的設計,以及在與其它各種數(shù)字邏輯設計方法的比較下,顯示出使用Verilog HDL語言的優(yōu)越性.關鍵詞
2009-08-21 10:50:0569 Verilog-HDL實踐與應用系統(tǒng)設計本書從實用的角度介紹了硬件描述語言Verilog-HDL。通過動手實踐,體驗Verilog-HDL的語法結(jié)構(gòu)、功能等內(nèi)涵。在前五章,以簡單的實例列舉了Verilog-HDL的用法;
2009-11-14 22:57:40146 Verilog HDL 華為入門教程
本文主要介紹了Verilog HDL 語言的一些基本知識，目的是使初學者能夠迅速掌握HDL設計方法，初步了解并掌握Verilog HDL語言的基本要素，能
2010-02-11 08:35:38140 從零開始學CPLD和Verilog HDL編程技術(shù):CPLD(復雜可編程邏輯器件)在數(shù)字電子技術(shù)領域中的應用越來越廣泛,尤其適合于新產(chǎn)品的開發(fā)與小批量生產(chǎn),因此深受廣大工程技術(shù)人員喜愛。 《
2010-03-13 15:15:03402 從零開始學CPLD和Verilog HDL編程技術(shù)
CPLD(Complex Programmable Logic Device)復雜可編程邏輯器件，是從PAL和GAL器件發(fā)展出來的器件，相對而言規(guī)模大，結(jié)構(gòu)復雜，屬于大規(guī)
2010-03-16 15:42:39131 Verilog HDL入門教程(華為絕密資料)
本文主要介紹了Verilog HDL 語言的一些基本知識，目的是使初學者能夠迅速掌握HDL設計方法，初步了解并掌握Verilog HDL語言的
2010-04-02 11:52:210 什么是Verilog HDL？
Verilog HDL是一種硬件描述語言，用于從算法級、門級到開關級的多種抽象設計層次的數(shù)字系統(tǒng)建模。被建模的數(shù)字系統(tǒng)
2009-01-18 14:53:263678 
【摘 要】 通過設計實例詳細介紹了用VHDL（VHSIC Hardware DescriptionLanguage）語言開發(fā)FPGA／CPLD的方法，以及與電路圖輸入和其它HDL語言相比，使用VHDL語言的優(yōu)越性。
2009-05-10 19:47:301111 
Verilog HDL程序基本結(jié)構(gòu)與程序入門
Verilog HDL程序基本結(jié)構(gòu)
Verilog HDL是一種用于數(shù)字邏輯電路設計的語言。用Verilog HDL描述的
2010-02-08 11:43:302185 Verilog HDL語言實現(xiàn)時序邏輯電路
在Verilog HDL語言中，時序邏輯電路使用always語句塊來實現(xiàn)。例如，實現(xiàn)一個帶有異步復位信號的D觸發(fā)器
2010-02-08 11:46:434468 Verilog HDL語言簡介
1．什么是Verilog HDLVerilog HDL是硬件描述語言的一種，用于數(shù)
2010-02-09 08:59:333609 VHDL和Verilog HDL語言對比
Verilog HDL和VHDL都是用于邏輯設計的硬件描述語言，并且都已成為IEEE標準。VHDL是在1987年成為IEEE標準，Verilog HDL
2010-02-09 09:01:1710317 Verilog HDL與VHDL及FPGA的比較分析. Verilog HDL優(yōu)點：類似C語言，上手容易，靈活。大小寫敏感。在寫激勵和建模方面有優(yōu)勢。
2011-01-11 10:45:291182 在我國使用Verilog HDL的公司比使用VHDL的公司多。從EDA技術(shù)的發(fā)展上看，已出現(xiàn)用于CPLD/FPGA設計的硬件C語言編譯軟件，雖然還不成熟，應用極少，但它有可能會成為繼VHDL和Verilog之后，設計大規(guī)模CPLD/FPGA的又一種手段。
2011-03-12 11:21:201686 Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結(jié)
2012-10-08 14:48:310 本書以實例講解的方式對HDL語言的設計方法進行介紹。全書共分9章，第1章至第3章主要介紹了Verilog HDL語言的基本概念、設計流程、語法及建模方式等。
2012-11-28 13:32:57943 Verilog HDL 數(shù)字設計教程【作者：賀敬凱；出版社：西安電子科技大學出版社】（本資料為ppt） 內(nèi)容簡介：介紹了Verilog HDL語言，狀態(tài)機設計，仿真，還有好幾個可綜合設計的舉例，除了
2012-11-28 13:43:11489 Verilog HDL程序設計與實踐著重介紹了Verilog HDL語言
2015-10-29 14:45:4721 Verilog HDL作為一種規(guī)范的硬件描述語言被廣泛應用于電路的設計中。 他的設計描述可被不同的工具所支持可用不同器件來實現(xiàn)。利用 Verilog HDL語言自頂 向下的設計方法設計交通燈控制系統(tǒng)
2022-03-22 12:17:08115 Verilog HDL硬件描述語言
有需要的下來看看
2015-12-29 15:31:270 本章介紹Verilog HDL語言的發(fā)展歷史和它的主要能力。verilog相關教程材料，有興趣的同學可以下載學習
2016-04-25 16:09:3214 本章介紹Verilog HDL的基本要素，包括標識符、注釋、數(shù)值、編譯程序指令、系統(tǒng)任務和系統(tǒng)函數(shù)。另外，本章還介紹了Verilog硬件描述語言中的兩種數(shù)據(jù)類型。verilog相關教程材料，有興趣的同學可以下載學習。
2016-04-25 16:09:3216 Verilog_HDL語言的學習，為FPGA編程打下堅實的基礎
2016-05-19 16:40:5212 本文主要介紹了Verilog HDL 語言的一些基本知識，目的是使初學者能夠迅速掌握HDL設計方法，初步了解并掌握Verilog HDL語言的基本要素，能夠讀懂簡單的設計代碼并能夠進行一些簡單設計的Verilog HDL建模。
2016-07-15 15:27:000 verilog HDL，fpga，硬件電路學習資料
2016-09-01 14:55:490 設計與驗證，很不錯的一本書，《設計與驗證》以實例講解的方式對HDL語言的設計方法進行介紹。全書共分9章，第1章至第3章主要介紹了Verilog HDL語言的基本概念、設計流程、語法及建模方式等內(nèi)容
2016-10-10 17:04:40566 Verilog HDL硬件描述語言，感興趣的小伙伴們可以瞧一瞧。
2016-11-11 11:20:1111 基于FPGA Verilog-HDL語言的串口設計
2017-02-16 00:08:5935 本文檔的主要內(nèi)容詳細介紹的是Verilog HDL入門教程之Verilog HDL數(shù)字系統(tǒng)設計教程。
2018-09-20 15:51:2680 本文檔的主要內(nèi)容詳細介紹的是如何使用Verilog-HDL做CPLD設計的時序邏輯電路的實現(xiàn)。
2018-12-12 16:25:468 本文主要介紹了Verilog HDL 語言的一些基本知識，目的是使初學者能夠迅速掌握HDL 設計方法，初步了解并掌握Verilog HDL語言的基本要素，能夠讀懂簡單的設計代碼并能夠進行一些簡單設計的Verilog HDL建模。
2019-02-11 08:00:0095 Verilog HDL作為現(xiàn)在最流行的FPGA開發(fā)語言，當然是入門基礎。
2019-02-18 14:47:0010320 中國大學MOOC
本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線，全面講解FPGA的原理及電路設計、Verilog HDL語言及VIVADO的應用，并循序漸進地從組合邏輯、時序邏輯的開發(fā)開始，深入到FPGA的基礎應用、綜合應用和進階應用。
2019-08-06 06:12:003450 
本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線，全面講解FPGA的原理及電路設計、Verilog HDL語言及VIVADO的應用，并循序漸進地從組合邏輯、時序邏輯的開發(fā)開始，深入到FPGA的基礎應用、綜合應用和進階應用。
2019-12-02 07:10:002914 
Verilog HDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。 Verilog HDL和VHDL是世界上最流行的兩種硬件描述語言，都是在20世紀80年代中期開發(fā)出來的。
2019-11-13 07:03:003029 Verilog HDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。
2019-11-20 07:00:005088 硬件描述語言基本語法和實踐
（1）VHDL 和Verilog HDL的各自特點和應用范圍
（2）Verilog HDL基本結(jié)構(gòu)語言要素與語法規(guī)則
（3） Verilog HDL組合邏輯語句結(jié)構(gòu)
2019-07-03 17:36:0053 Verilog HDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。 Verilog HDL
2020-06-17 16:13:1112911 設計開始到最終邏輯綜合，形成網(wǎng)絡表為止。每一步都要進行仿真檢查，這樣有利于盡早發(fā)現(xiàn)系統(tǒng)設計中存在的問題，從而可以大大縮短系統(tǒng)硬件的設計周期。這也是HDL語言設計系統(tǒng)硬件的最突出的優(yōu)點之一。并且在頂層
2020-07-20 09:00:531794 
Verilog HDL和VHDL是目前兩種最常用的硬件描述語言，同時也都是IEEE標準化的HDL語言。
2020-08-25 09:14:348605 HDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。 Verilog HDL和VHDL是世界上最流行
2020-08-26 09:14:3153468 的是硬件描述語言。最為流行的硬件描述語言有兩種Verilog HDL/VHDL，均為IEEE標準。Verilog HDL具有C語言基礎就很容易上手，而VHDL語言則需要Ada編程基礎。另外Verilog
2020-09-01 11:47:094002 
Verilog HDL作為一種規(guī)范的硬件描述語言，被廣泛應用于電路的設計中。它的設計描述可被不同的工具所支持，可用不同器件來實現(xiàn)。利用Verilog HDL語言自頂向下的設計方法設計交通燈控制系統(tǒng)
2020-10-10 17:08:0034 使用同一種語言來設計和測試CPLD和FPGA。最常見的兩種HDL是Verilog和VHDL。本文檔主要介紹如何使用veriloghdl測試數(shù)字系統(tǒng)，為設計者提供一些可用于大多數(shù)數(shù)字應用程序的模擬技術(shù)。
2021-01-22 12:13:415 利用Verilog_HDL語言設計出租車計費器案例。
2021-04-09 16:22:1661 很多進入FPGA世界不久得朋友，第一個要學習當然是HDL語言，在網(wǎng)上流行的有Verilog和VDL這兩個HDL語言。如果讀者是 VDL HDL語言的愛好者，那么讀者以立即把這本筆記關了。在筆者的眼中
2021-04-30 09:24:3225 簡單介紹Verilog HDL語言和仿真工具。
2021-05-06 16:17:10617 Verilog HDL是一種以文本形式描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的硬件描述語言，也可描述邏輯電路圖、邏輯表達式等。Verilog HDL和VHDL是目前主流的、最受歡迎的兩種硬件描述語言。
2021-07-23 14:36:559911 FPGA CPLD中的Verilog設計小技巧(肇慶理士電源技術(shù)有限)-FPGA CPLD中的Verilog設計小技巧? ? ? ? ? ? ? ? ?
2021-09-18 16:49:1835 嵌入式開發(fā)Verilog教程（二）——Verilog HDL設計方法概述前言一、Verilog HDL語言簡介1.1 Verilog HDL語言是什么1.2前言在數(shù)字邏輯設計領域，迫切需要一種共同
2021-11-03 16:36:0113 Verilog HDL入門教程-Verilog HDL的基本語法
2022-01-07 09:23:42159 華清遠見，第 1 章 FPGA 系統(tǒng)設計基礎，第 2 章 從零開始設計 FPGA 最小系統(tǒng)，第 3 章 硬件描述語言 Verilog HDL 基礎，第 4 章 硬件描述語言 Verilog HDL
2022-03-09 15:39:250 Verilog HDL 入門教程
2022-08-08 14:36:225 Verilog HDL是一種用于數(shù)字系統(tǒng)設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型也稱為模塊。Verilog HDL既是一種行為描述的語言也是一種結(jié)構(gòu)描述的語言。
2022-12-08 14:00:571928 Verilog HDL是一種用于數(shù)字系統(tǒng)設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型也稱為模塊。Verilog HDL既是一種行為描述的語言也是一種結(jié)構(gòu)
2023-05-22 15:52:42557 
Verilog HDL是一種用于數(shù)字系統(tǒng)設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型也稱為模塊。Verilog HDL既是一種行為描述的語言也是一種結(jié)構(gòu)
2023-05-22 15:53:23531 
節(jié)通過硬件描述語言Verilog HDL對二十進制編碼器的描述，介紹Verilog HDL程序的基本結(jié)構(gòu)及特點。
2023-08-28 09:54:341116 
Verilog HDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。 Verilog HDL
2023-08-29 15:58:290 fpga用的是什么編程語言 FPGA(現(xiàn)場可編程邏輯門陣列)主要使用的編程語言是硬件描述語言(HDL)。在眾多的HDL中，Verilog HDL和VHDL是最常用的兩種。 Verilog HDL
2024-03-14 17:09:32223
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論