?

　　在軟件接收機(jī)的研究中，為了實(shí)現(xiàn)在GPS或者北斗模式下基帶對(duì)射頻前端數(shù)據(jù)的采集，在Altera公司的CycloneⅢ系列FPGA器件上采用VERILOG語(yǔ)言編寫(xiě)了SPI總線(xiàn)協(xié)議，完成了對(duì)射頻前端芯片GPS/北斗兩種工作模式的切換，使基帶可以隨時(shí)獲得兩種模式下的數(shù)據(jù)。通過(guò)驗(yàn)證，采集來(lái)的數(shù)據(jù)與期望的結(jié)果一致。同時(shí)為工程設(shè)計(jì)提供了一種原型，也為進(jìn)一步的工程開(kāi)發(fā)奠定了基礎(chǔ)。

　　因此，我們采用ALTERA公司的FPGA器件設(shè)計(jì)SPI總線(xiàn)的通信接口，該總線(xiàn)接口具有高速、配置靈活等優(yōu)點(diǎn)，大大地縮短了系統(tǒng)的開(kāi)發(fā)周期。

　　1 SPI總線(xiàn)原理

　　1.1 SPI總線(xiàn)協(xié)議簡(jiǎn)介

　　SPI總線(xiàn)是一種全雙工同步串行接口，能夠?qū)崿F(xiàn)微控制器與外設(shè)通信。它采用主從模式架構(gòu)，支持多slave模式應(yīng)用，并且只占用芯片上四個(gè)管腳，節(jié)省了芯片的引腳。

　　1.2 SPI總線(xiàn)接口

　　SPI是一個(gè)環(huán)形總線(xiàn)結(jié)構(gòu)，通常有4條線(xiàn)：串行時(shí)鐘(SCK)線(xiàn)、主機(jī)輸入/從機(jī)輸出(MISO)數(shù)據(jù)線(xiàn)，主機(jī)輸出/從機(jī)輸入(MOSI)數(shù)據(jù)線(xiàn)和低電平有效的從機(jī)選擇線(xiàn)(CS)。

　　SPI總線(xiàn)在與外設(shè)進(jìn)行數(shù)據(jù)交換時(shí)，可根據(jù)外設(shè)的工作要求，配置SCK的相位和極性，從而產(chǎn)生不同的數(shù)據(jù)格式。如果時(shí)鐘相位CPFIA=0，數(shù)據(jù)在時(shí)鐘脈沖的前沿被采樣;如果時(shí)鐘相位CPHA=1，數(shù)據(jù)在時(shí)鐘脈沖的后沿被采樣。如果時(shí)鐘的極性CPOL=0，串行數(shù)據(jù)的移位操作由時(shí)鐘的正脈沖觸發(fā);如果時(shí)鐘的極性CPOL=1，串行數(shù)據(jù)的移位操作由時(shí)鐘的負(fù)脈沖觸發(fā)。因此，SPI主模塊和從模塊的時(shí)鐘相位和極性應(yīng)該一致。

　　2 開(kāi)發(fā)平臺(tái)介紹

　　本文主要介紹在FPGA中實(shí)現(xiàn)基帶對(duì)射頻前端數(shù)據(jù)的采集，通過(guò)SPI總線(xiàn)實(shí)現(xiàn)對(duì)射頻前端模式的轉(zhuǎn)換。當(dāng)射頻前端被配置為GPS模式時(shí)，采集到的數(shù)據(jù)來(lái)自GPS衛(wèi)星;當(dāng)被配置為北斗模式時(shí)，采集到的數(shù)據(jù)來(lái)自北斗衛(wèi)星。本文選用的芯片為杭州中科微有限公司HZG09V2D和ALTERA公司Cyclone III系列中的EP3C40Q240C8。接口之問(wèn)的連接關(guān)系如圖1所示。

?

　　HZG09V2D是杭州中科微有限公司的一款射頻芯片，它是一款工作在L1頻段的多模式衛(wèi)星導(dǎo)航射頻前端接收芯片，可支持L1頻段中國(guó)北斗二代、美國(guó)GPS、俄羅斯GLONASS、歐洲伽利略等多個(gè)導(dǎo)航系統(tǒng)。

　　EP3C40Q240C8是Altera公司CycloneⅢ系列中的一款FPGA芯片，它前所未有地同時(shí)實(shí)現(xiàn)了低功耗、低成本和高性能。其中CycloneⅢFPGA在布局上提供豐富的存儲(chǔ)器和乘法器資源，并且所有體系結(jié)構(gòu)都含有非常高效的互聯(lián)。