繼續(xù)上一節(jié)的工程，這里要接著在XPS上擴(kuò)展一個(gè)UART外設(shè)，配合板載的USB2UART芯片F(xiàn)T232R做個(gè)高速串口傳輸測(cè)試。????????

首先打開上一個(gè)ISE工程，然后雙擊頂層模塊下的mycpu模塊即可開啟硬件開發(fā)平臺(tái)XPS，如圖1所示。

傳說中XPS上提供了兩個(gè)AXI總線對(duì)應(yīng)的UART外設(shè)IP核，如圖2所示，即UART 16550-style和UART-Lite。本節(jié)要添加的名為UART-Lite的外設(shè)，故名思意便是精簡(jiǎn)的小身板UART外設(shè)，幾番接觸下來，果然如此，對(duì)于復(fù)雜的UART使用這個(gè)Lite版還確實(shí)難堪大任，不過對(duì)于我們的實(shí)驗(yàn)學(xué)習(xí)還是多多益善，簡(jiǎn)單才容易玩轉(zhuǎn)嘛，哈哈。

圖2 UART外設(shè)雙擊圖2的AXI UART(Lite)選項(xiàng)，彈出配置頁面如圖3所示，明白人一眼就知道，這里可設(shè)置其波特率、傳輸數(shù)據(jù)位和校驗(yàn)位等。除此以外，基本沒有可以設(shè)置的選擇項(xiàng)了，Lite就Lite在此，硬件中必須一次性設(shè)置好固定的UART傳輸模式，軟件無法靈活的編程更改。不過據(jù)說這個(gè)UART-Lite是開源的，感興趣朋友不妨去研究一下，把這個(gè)Lite改造得很強(qiáng)大也是個(gè)很不錯(cuò)的活兒。

點(diǎn)擊圖3右上角的pdf小圖標(biāo)便可查看此外設(shè)的說明文檔axi_uartlite_ds741.pdf。如圖4所示，UART-Lite的功能框圖中示意改外設(shè)包含了4個(gè)最基本的軟件可訪問的寄存器，即數(shù)據(jù)接收寄存器（Receive Data FIFO）、數(shù)據(jù)發(fā)送寄存器（Transmit Data FIFO）、狀態(tài)寄存器（Status Register）和控制寄存器（Control Register）。

在完成UART-Lite的配置后，點(diǎn)擊OK，便會(huì)彈出如圖5所示的串口。采用默認(rèn)設(shè)置，意為UART-Lite外設(shè)的AXI總線接口能夠自動(dòng)和系統(tǒng)的MicroBlaze處理器上的片內(nèi)AXI總線接口相匹配。

圖5 例化和連接IP核添加好新的外設(shè)組件，需要重新點(diǎn)擊XPS的菜單HardwareàGenerate Netlist生成新的網(wǎng)表。新的Netlist成功生成后，回到ISE查看mycpu.xmp下對(duì)應(yīng)的View HDL Instantiation Template，此時(shí)相比原來的工程多了兩個(gè)信號(hào)接口axi_uartlite_0_RX_pin和axi_uartlite_0_TX_pin，即UART-Lite的收發(fā)信號(hào)。

重新編輯并例化頂層文件，修改后的頂層代碼如下：module testled(??????????? clk,rst_n,??????????? led,??????????? uart_rx,uart_tx??????? );?input clk;????? //100MHzinput rst_n;??? //低電平復(fù)位信號(hào)?output[7:0] led;??? //連接到LED指示燈?input uart_rx;????? //UART數(shù)據(jù)接收output uart_tx;//UART數(shù)據(jù)發(fā)送??wire clk_100m;????? //clocking輸出100MHzwire clk_50m;?????? //clocking輸出50MHzwire clk_25m;?????? //clocking輸出25MHzwire clk_12m5;????? //clocking輸出12.5MHzwire clk_locked;??? //clocking輸出完成標(biāo)志位?//---------------------------------------------------//IP核Clocking Wizard例化//----------- Begin Cut here for INSTANTIATION Template ---// INST_TAG?? myclocking uut_myclocking?? (// Clock in ports??? .CLK_IN1(clk),????? // IN??? // Clock out ports??? .CLK_OUT1(clk_100m),???? // OUT??? .CLK_OUT2(clk_50m),???? // OUT??? .CLK_OUT3(clk_25m),???? // OUT??? .CLK_OUT4(clk_12m5),???? // OUT??? // Status and control signals??? .RESET(!rst_n),// IN??? .LOCKED(clk_locked));????? // OUT// INST_TAG_END ------ End INSTANTIATION Template ---------?//---------------------------------------------------// 例化mysoc系統(tǒng)(* BOX_TYPE = "user_black_box" *)mysoc uut_mysoc (??? .RESET(rst_n),??? .LEDS_TRI_O(led),??? .clock_generator_0_CLKIN_pin(clk_100m),??? .axi_uartlite_0_RX_pin(uart_rx),??? .axi_uartlite_0_TX_pin(uart_tx)??? );?endmodule???????? 對(duì)頂層新添加的兩個(gè)信號(hào)接口進(jìn)行管腳分配，將以下兩條語句添加到testled.ucf中即可：NET "uart_rx" LOC = N17;NET "uart_tx" LOC = N18;???????? 最后重新編譯整個(gè)ISE工程并生成.bit下載文件。接下來要看軟件的了，打開SDK并定位Workspace到本實(shí)例工程的SDK_workspace目錄下。我們點(diǎn)擊mysoc_hw_platform目錄下的system.xml，此時(shí)發(fā)現(xiàn)并沒有出現(xiàn)axi_uartlite_0這個(gè)新外設(shè)，說明目前的軟件工程并沒有實(shí)時(shí)的更新當(dāng)前硬件工程的信息。

顯然，目前情況下我們無法在軟件中編程控制UART外設(shè)，必須先更新系統(tǒng)的硬件信息。在mysoc_hw_platform文件夾上右擊并選擇Change Hardware Platform Specification。如圖8所示，將system.xml重新定位到當(dāng)前工程路徑下（當(dāng)前工程文件夾\mysoc\__xps\system.xml）。

如圖9所示，重新匹配后的system.xml文件中出現(xiàn)了當(dāng)前實(shí)例新添加的axi_uartlite_0外設(shè)。

編寫軟件測(cè)試代碼，實(shí)現(xiàn)查詢方式（中斷方式特權(quán)同學(xué)還沒有搞明白，有點(diǎn)越弄越糊涂，以后再慢慢研究）串口數(shù)據(jù)接收，然后對(duì)接收數(shù)據(jù)取反后發(fā)送。/* ------------------------------------------------------------ *//*????????????? Include File Definitions??????????????????????? *//* ------------------------------------------------------------ */?#include #include "xparameters.h"? //The hardware configuration describing constants#include "xgpio_l.h"??? //This header file contains identifiers and driver functions#include "xil_io.h"http://Contains the Xil_Out32 and Xil_In32 functions#include "xuartlite_l.h"??? //?#define? uchar unsigned char#define? uint? unsigned short?/* ------------------------------------------------------------ *//*????????????? main function?????????????????????????????????? *//* ------------------------------------------------------------ */?int main(){??? uchar rxdb;??? XUartLite_SetControlReg(XPAR_UARTLITE_0_BASEADDR,0x10);//enable interrupt???? while(1)??? {??? ??? if(!XUartLite_IsReceiveEmpty(XPAR_UARTLITE_0_BASEADDR))??? ??? {??? ??????? rxdb = XUartLite_RecvByte(XPAR_UARTLITE_0_BASEADDR);//XUartLite_ReadReg(XPAR_UARTLITE_0_BASEADDR,0);??? ??????? XUartLite_SendByte(XPAR_UARTLITE_0_BASEADDR,~rxdb);??? ??? }??? }??? return 0;}???????? 編譯工程，然后參照上一節(jié)將代碼燒錄Nexys3中。注意此時(shí)需要兩條Mini-B連接線和PC互連，一條用于連接PC與J3，即上一節(jié)提到的下載通路；另一條則用于連接PC與J13，也就是UART-Lite外設(shè)的通路?；蛘邔P1的跳線帽改接2-3PIN，J10連接一個(gè)5V直流電源，然后就不停的將唯一的一條Mini-B連接線在J3和J13之間來回晃蕩吧，就像特權(quán)同學(xué)一樣（不過這樣來回?zé)岚尾宀恢欠駮?huì)對(duì)芯片產(chǎn)生不良影響，盡管USB本身是支持熱拔插的）。???????? FT232芯片是個(gè)USB轉(zhuǎn)UART芯片，一端用于接USB，另一端能夠接UART進(jìn)行通信。所謂的USB端，物理特性上來說，肯定是真USB，直接可以連接PC的USB端口。從協(xié)議層面看，當(dāng)然它也確實(shí)能夠?qū)崿F(xiàn)USB協(xié)議的數(shù)據(jù)傳輸，不過更簡(jiǎn)單方便的方法是用UART協(xié)議來傳輸數(shù)據(jù)，此時(shí)它就是個(gè)實(shí)實(shí)在在的“偽USB”——借USB跑UART。這個(gè)看似神奇的芯片也沒神馬特殊之處，接上PC后，若是不提示安裝驅(qū)動(dòng)（若是需要驅(qū)動(dòng)，則可以到FTDI公司官方網(wǎng)站下載：），則默認(rèn)就出現(xiàn)在了設(shè)備管理器的端口下，如圖10所示的“USB Serial Port(COM3)”，記住這個(gè)COM3，后面用調(diào)試助手收發(fā)數(shù)據(jù)時(shí)別選錯(cuò)端口。

圖10 設(shè)備管理器的新串口????????

如圖11所示，設(shè)置串口調(diào)試助手端口為COM3、波特率9600、數(shù)據(jù)位8、無校驗(yàn)位，進(jìn)行通信，則發(fā)送55AA返回AA55。

圖11 串口數(shù)據(jù)收發(fā)????????

FT232芯片既然用USB來傳UART，一定要有點(diǎn)過人之處才有存在的理由。當(dāng)然，一方面這個(gè)芯片會(huì)解決很多新的PC沒有RS232串口的尷尬，而老串口的波特率最高通常不會(huì)超過115200bps，那么這個(gè)FT232就要來挑戰(zhàn)一下，因此特權(quán)同學(xué)也特地進(jìn)行了高速傳輸?shù)臏y(cè)試，標(biāo)稱最高的921600bps，折騰老半天發(fā)現(xiàn)不干活，這下毛了，最后特權(quán)同學(xué)干脆來個(gè)只發(fā)不收的軟件測(cè)試，發(fā)現(xiàn)原本為AA的發(fā)送數(shù)據(jù)在PC端卻變成了CA或者DA。一推理，可能外設(shè)波特率有誤差，于是放低波特率到460800bps，OK了，進(jìn)一步確認(rèn)波特率的誤差問題。由于UART-Lite外設(shè)的時(shí)鐘由CPU時(shí)鐘分頻得到，而CPU此次波特率為50MHz，對(duì)于921600bps這種非整數(shù)倍的值進(jìn)行分頻肯定存在誤差。以此簡(jiǎn)單的將CPU時(shí)鐘調(diào)高到100MHz，問題解決了。其實(shí)這個(gè)解決辦法沒有本質(zhì)上解決波特率誤差問題，若是嚴(yán)謹(jǐn)一些，恐怕需要調(diào)算好一個(gè)961600bps整數(shù)倍的頻率作為外設(shè)時(shí)鐘會(huì)更合適一些，總之呢，具體問題要具體分析。事實(shí)證明這個(gè)高速UART還是靠譜的，今后就不愁UART上不了115200bps了。?轉(zhuǎn)載自：特權(quán)同學(xué)的博客