嗨，有沒有人知道可以在Spartan6中實現(xiàn)的SD SDI音頻嵌入解決方案的參考設(shè)計或IP核（免費或付費）？我見過XAPP1014提供了非常好的參考設(shè)計，但對于SD數(shù)據(jù)速率，它只有一個音頻去嵌入器而
2019-07-29 08:22:28
嗨， 我有一些問題，比如一些斯巴達(dá)原語與zynq設(shè)備不匹配。你能告訴我如何轉(zhuǎn)換 斯巴達(dá)BUFIO2，BUFPLL，ISERDES，IODELAY對ZYNQ設(shè)備原語的描述。以上來自于谷歌翻譯以下為原文
2019-04-09 13:27:52
我是這個論壇的新手。在此先感謝您的幫助。在我的設(shè)計中，SPARTAN6（XC6SLX25）是SPI從器件。 Master和Slave SPI都在同一塊板上。 SPI master是基于u控制器的芯片
2019-08-09 09:07:29
我正在編寫自己的代碼用于我的Spartan6 FPGA的JTAG配置。但是，我無法讓它發(fā)揮作用。出于調(diào)試目的，我想嘗試讀取配置寄存器（例如STAT，IDCODE），但也不能這樣做。這是我粗略
2019-05-24 13:14:10
我正在為使用Spartan-6 LX45T的XMC卡開發(fā)硬件。我對VHDL的總體經(jīng)驗很少，所以我所做的就是在將硬件交給外部開發(fā)人員之前對PCIe鏈接進(jìn)行限定。我使用ISE 14.7生成PCIe核心
2020-04-15 07:32:57
大家好，我設(shè)計了一個紅外線凸輪。我使用Spartan6 fpga來控制相機(jī)操作。完成設(shè)計后，當(dāng)用戶打開相機(jī)電源時，閃存中的數(shù)據(jù)必須啟動fpga。對于啟動操作，我是使用微控制器還是cpld進(jìn)行啟動操作
2019-05-31 12:05:10
？ Spartan6是否包含基板高性能電容器，如Virtex5和6？具有推薦的旁路上限值的其他人的經(jīng)驗是什么？謝謝！以上來自于谷歌翻譯以下為原文We're laying outa Spartan 6
2019-05-29 07:36:22
我正在測試spartan6上的serdes，我無法通過32位寬的數(shù)據(jù)傳遞結(jié)果。我的電路使用8位和16位寬數(shù)據(jù)。在一個范圍內(nèi)，我可以看到看起來移位或不一致的東西以32位寬的IO數(shù)據(jù)輸出接收器輸出
2019-07-24 08:17:30
我在Jtag鏈中使用Spartan6 LX75T和LX100，erliear它過去工作正常，但現(xiàn)在我得到下面的devde id不匹配錯誤。我還有兩套電路板可以正常工作。影響狀況：信息：iMPACT
2019-06-17 09:57:41
敬啟者！在“Spartan-6 FPGA數(shù)據(jù)手冊：DC amd開關(guān)特性”之后，IODELAY2元件Spartan6的最大延遲定義為：最大延遲=整數(shù)（抽頭數(shù)/ 8）X Ttap8 + Ttapn。因此
2019-05-30 10:27:55
嗨，我正在使用spartan6 LX100 676。目前我的利用率是8％，所有引腳分配，2 pll使用，2 mcb（DDR2-240Mhz DDR）。大多數(shù)數(shù)字引腳工作在80Mhz頻率。運(yùn)行
2019-05-30 09:48:02
嗨，我是學(xué)生我研究了如何在SPARTAN6中設(shè)計部分重新配置好幾個月，但仍然不知道如何使用它。有我的知識： - 通過planAhead實施設(shè)計PlanAhead的部分重新配置設(shè)計。 （我
2019-02-22 08:22:33
我想用我的atlys spartan-6 xc6slx45做一個hello world程序。我打開了EDK我使用BSB創(chuàng)建了一個新的Projet然后我用PLB互連創(chuàng)建了一個新的microlaze
2019-07-26 07:50:35
[size=+0]簡單介紹[size=+0]E9 是一款面向教學(xué)實驗和工程師入門的高性價比FPGA 學(xué)習(xí)平臺，采用XILINX的Spartan6系列FPGA，豐富的外圍接口和用戶擴(kuò)展IO。平臺采用
2012-06-09 11:21:53
親愛的大家，在設(shè)計帶有Spartan6 LX45T的PCB時，我遇到了兩個問題：1）我的設(shè)計非常受限制。我將不得不使用VCCO_0 = 3.3V，我將不得不使用bank0中的許多I / O.考慮到
2019-05-23 09:58:42
你好，我在ISE 12.4中使用Spartan 6進(jìn)行了設(shè)計。我設(shè)法生成了編程文件，并且工作正常。經(jīng)過一些修改后，我已遷移到ISE 14.7，現(xiàn)在設(shè)計沒有映射。我在映射期間出現(xiàn)“Place：543
2019-07-26 07:07:46
嗨，我使用Micrel的PHY芯片在Spartan 6上實現(xiàn)了TEMAC示例設(shè)計。數(shù)據(jù)從FPGA發(fā)送到我的主機(jī)PC，但是在連接之后，我發(fā)現(xiàn)丟失了數(shù)據(jù)包（我在數(shù)據(jù)幀中包含了一個數(shù)據(jù)包ID字段）。我在
2019-05-24 14:16:22
/DDR3/Cypress68013 USB2.0/RM3/PMOD/RS232/UARTNANO_LX16嵌入式開發(fā)套件，核心芯片采用SPARTAN6系列XC6SLX16 FTG256作為核心處理器，板卡
2014-04-10 13:54:35
Spartan6 SRIO，clk pad是浮動的，有沒有辦法使用SRIO
2019-08-01 08:59:05
嗨，我是這個論壇的新人。我有一點關(guān)于fifo_generator_v9_2的問題，當(dāng)我嘗試為spartan6生成一個fifo ip_core時，控制臺上會出現(xiàn)以下警告：警告：sim - 組件
2019-11-11 16:28:27
- RAMB16BWER類型的實例'xRAMR / RAMB16BWER_inst'上的SIM_DEVICE值已從'SPARTAN3ADSP'更改為'SPARTAN6'，以更正此原語的后ngdbuild
2019-08-05 08:28:52
親愛的每個人， 我用Spartan6 LX15作為MIPI-CSI2發(fā)射器構(gòu)建了一塊電路板，該電路完全基于XAPP894。我將高速IO標(biāo)準(zhǔn)設(shè)置為DIFF_HSTL_I_18，將低功耗IO標(biāo)準(zhǔn)設(shè)置為
2019-08-07 09:12:51
啟動映像） ，然后通過禁用BitG??en選項中的多引導(dǎo)功能生成多引導(dǎo)位。順便說一下，我使用的閃存是8M位SPI閃存（來自atmel）。IPROG cmds是spartan6配置數(shù)據(jù)表的100％，G3
2019-07-19 09:12:14
我正在使用spartan6 gtp收發(fā)器向?qū)?。但沒有外部時鐘。相反，我使用時鐘向?qū)褂?00 M振蕩器生成所需的速率。我嘗試使用chipcope測試示例設(shè)計，但錯誤計數(shù)信號正在增加gradullay。誰能幫幫我嗎？
2019-08-06 10:47:32
全新Xilinx Spartan6 Nexys3 開發(fā)板轉(zhuǎn)讓！從未使用！950包郵~需要的聯(lián)系我。
2014-01-01 17:20:18
我想知道Spartan6中外部振蕩器的要求。有關(guān)頻率穩(wěn)定性的要求等等。我已經(jīng)檢查了Spartan6的數(shù)據(jù)表，但我沒有找到詳細(xì)和具體的標(biāo)準(zhǔn)以上來自于谷歌翻譯以下為原文I want to know
2019-05-10 14:31:23
給大家分享一下關(guān)于Spartan6板子的使用心得。
2021-04-30 07:03:13
求大神分享一些關(guān)于spartan6套件試用心得
2021-04-15 06:42:05
我嘗試使用“clockin向?qū)А痹?b class="flag-6" style="color: red">Spartan6中使用PLL我們可以指定的2個參數(shù)是輸入和輸出抖動。但是與構(gòu)建PLL的常用參數(shù)有什么關(guān)系：1）輸入捕獲范圍，定義輸入頻率的窗口：是輸入抖動嗎？2
2019-06-06 11:14:34
大家好，對于通用I / O（不是GTxx收發(fā)器或內(nèi)存控制器），在Spartan6上使用內(nèi)部終端是否需要特殊連接或外部組件？ （即GND或Vcco的電阻）？到目前為止我發(fā)現(xiàn)的只有： - 方便
2019-06-04 15:21:12
你好我們將DTMF核心（經(jīng)過測試并在斯巴達(dá)3中工作）移植到斯巴達(dá)6。我們在綜合和制圖方面面臨許多警告。工具正在刪除一些與DSP相關(guān)的邏輯。如何避免這些改造。請給我們一些避免的選擇。我們正在
2018-10-16 10:25:06
如何使用spartan6芯片驅(qū)動TFT顯示屏？如何使用xlinx軟件編程？
2016-12-21 16:23:22
嗨，大家好 我知道如何使用RTL代碼回讀SPARTAN6器件的器件，通過實例化DNA_PORT很容易實現(xiàn)。 但是在SPARTAN3E中，沒有這種原始來源。 劑量SPARTAN3E無法回讀設(shè)備ID
2019-07-10 08:40:32
帶有Spartan6的新電路板將使用SPI閃存Spansion S25FL19P（扇區(qū)為64kB）。此SPI閃存列為與Impact兼容。唉沒有描述連接模式。它可以在簡單的1數(shù)據(jù)線輸出中工作嗎？它會
2019-07-24 13:48:52
我將在spartan6 LX150T Bank2中設(shè)計lvds接口，將有15對lvds信號。和其他信號（約90個信號）將被用于單個信號。可能嗎？我如何設(shè)置bank2？如果你知道這個方法，請告訴我
2019-07-25 13:41:58
中（驅(qū)動Spartan的整個邊緣 - 歡迎使用6），保持使用頻率高于375 MHz的能力，但刪除此路由問題。對時序約束指南的檢查表明，限制這兩個內(nèi)部信號（沒有輸入或輸出引腳）通常不是常用的。根據(jù)線程中的建議
2019-07-18 14:15:00
親愛的專家 我嘗試通過GTP（S6）/ GTX（V6）在SP605（Spartan6）和ML605（Virtex6）之間建立通信， 我想連接兩個主板的SFPlight模塊，并且定義極光協(xié)議，但我
2019-07-31 10:37:43
誰能告訴我如何給FPGA SPARTAN6套件提供128位輸入？我們?nèi)绾闻渲盟ㄟ^16個開關(guān)接受128位輸入？以上來自于谷歌翻譯以下為原文can anyone tell me how to give
2019-07-22 08:33:05
大家好！我正在使用Spartan6 FPGA為高速DAC提供數(shù)據(jù)。必要的高速I / O時鐘由PLL實例完成。在我的申請中，我有兩種不同的情況：case1：我需要從80MHz參考（M = 12）產(chǎn)生
2019-07-31 10:59:14
我正在使用spartan6 MCB與DDR2建立接口。我是VHDL的新手。在我預(yù)先編寫的示例設(shè)計數(shù)據(jù)和地址中，我想修改設(shè)計以給出用戶定義的數(shù)據(jù)和地址，并且想要添加三個控制信號wr，rd
2020-03-25 07:31:23
大家好， 有沒有人知道將標(biāo)準(zhǔn)限幅正弦波振蕩器連接到Spartan6的簡單，漂亮和干凈的方法？謝謝你的幫助巴勃羅以上來自于谷歌翻譯以下為原文Hi Everybody, Does anyone know
2019-05-16 12:00:46
嗨，我正在嘗試使用spartan6塊rams作為真正的雙端口ram，數(shù)據(jù)寬度為20bits。所以實例化的宏由xilinx.i提供.Spartan-6庫指南用于HDL設(shè)計，但我無法獲取是否啟用和重置
2019-07-26 13:22:01
在我進(jìn)行數(shù)據(jù)包修改后，我嘗試更新Spartan6 CRC校驗和失敗。這不是Virtex / E / 2 / 2P / 4/5/6/7或Spartan3E的問題，但Spartan6完全不同。我知道
2019-07-08 07:39:34
doing a design using Spartan6 LX150 FGG676 FPGA, can I ask for some reference schematic which uses the external memory? Thanks,Anna
2019-07-02 08:54:43
嗨！我正在使用Spartan6 XC6SLX9，我想編寫Flash PROM，這樣做： - 我制作了一個MCS文件：+配置單個FPGA+存儲設(shè)備：32M+ SPI PROM：M25P32 - 當(dāng)我
2020-04-26 13:45:52
; Xilinx Reference Design（見附件），該參考程序用的是KC705開發(fā)板，芯片是Kintex-7，而我買的是SDP-H1開發(fā)板，用的是Spartan6芯片。在microblaze中
2018-10-25 09:18:48
懷疑它是由ARM調(diào)試器運(yùn)行引起的JTAG引腳上的活動，這是問題的根源。我想知道：Spartan6如何決定它應(yīng)該通過JTAG接受配置數(shù)據(jù)而不是通過SelectMap？ SelectMap配置是否會失敗，因為JTAG活動，即使ARM調(diào)試器沒有“尋址”FPGA？任何建議都感激不盡！
2020-06-01 07:40:34
我有一個Spartan6 LX 150T開發(fā)板。我還有一個FMC XM 105 Rev B調(diào)試卡，它連接到開發(fā)板的JX1端口。但是，我不知道FPGA上的哪些引腳映射到電路板上JX1 / JX2連接器
2019-06-20 09:30:52
莫因，我的Spartan 6 100T設(shè)計需要2個DDR2內(nèi)存接口（在Bank 1和Bank3上）。此外，我還需要在Bank 1（RightTop）上使用4位寬的高速LVDS輸入接口，我想通
2019-06-13 08:16:59
大家好，我開發(fā)了DDR2內(nèi)存和高速ADC 500Mpbs（2 ADC）到Spartan6 LX25器件。我想知道銀行分配的最佳選擇，因為接口都是高速且需要時鐘定時至關(guān)重要。根據(jù)MIG的推薦，DDR2
2019-07-12 06:30:06
我試圖將工作代碼從Spartan3設(shè)計移植到Spartan6設(shè)計，我遇到了一個我無法解決的問題。當(dāng)我最初在實際硬件上合成并實現(xiàn)設(shè)計時，似乎存在一個時序問題，這會阻止我的設(shè)計與主機(jī)系統(tǒng)通信。我決定
2019-11-04 09:43:55
CLOCK_DEDICATED_ROUTE約束已應(yīng)用于COMP.PIN，允許您的設(shè)計繼續(xù)。此約束禁用與指定的COMP.PIN相關(guān)的所有時鐘布局器規(guī)則。我想知道可以在spartan6中實現(xiàn)這樣的電路嗎？或者，有沒有
2019-07-29 15:03:38
你好在spartan6中，發(fā)生配置錯誤時I / O是什么？KS
2019-08-02 09:54:34
有人知道Spartan6 LXT設(shè)備中DVB-ASI TS接口的工作解決方案或應(yīng)用說明嗎？以上來自于谷歌翻譯以下為原文Does anybody know a working solution
2019-05-20 13:53:57
Avnet公司的Xilinx Spartan-6 LX150T開發(fā)套件是采用Xilinx公司的XC6SLX150T-3FGG676器件，它的串行吉比特收發(fā)器接口（GTP）能連接到片上PCI Express x1硬宏元或PCI Express x4軟宏元，一個SFP連接器和一個
2012-10-16 11:09:45
6268 VC++程序開發(fā)范例寶典之Mapping，歡迎下載學(xué)習(xí)。
2016-08-23 17:28:12
2 VC++程序開發(fā)范例寶典之Mapping，歡迎下載學(xué)習(xí)。
2016-09-06 16:42:433 想學(xué)習(xí)FPGA，Verilog/VHDL?現(xiàn)在你的福利來了！ 如果你正在尋找一款適合初學(xué)者的FPGA開發(fā)板，一款采用Xilinx Spartan6芯片的開發(fā)套件Spartixed正在
2017-02-08 19:55:29358 等，它的作用是各種高速串行接口的物理層。對Spartan6系列而言，GTPA1_DUAL包含兩個GTP transceiver，或者說包含兩個通道。
2018-07-14 06:45:0017860 
Spartan6系列是一類低成本高容量的FPGA，采用45nm低功耗敷銅技術(shù)，能在功耗、性能、成本之間很好地平衡；Spartan6系列內(nèi)部采用雙寄存器、6輸入的LUT，還有一系列的內(nèi)建系統(tǒng)級模塊
2018-07-14 06:45:0030731 Spartan-6的時鐘布線網(wǎng)絡(luò)包括由BUFGMUX驅(qū)動的全局時鐘網(wǎng)絡(luò)和由I/O時鐘緩沖器（BUFIO2）、PLL時鐘緩沖器（BUFPLL）驅(qū)動的I/O區(qū)域時鐘網(wǎng)絡(luò)。
2017-02-11 08:42:11658 
Spartan-6的時鐘緩沖器/多路復(fù)用器（BUFG或BUFPLL）可以直接驅(qū)動時鐘輸入信號到時鐘線上，或者通過多路復(fù)用器在兩個不相關(guān)的信號甚至異步時鐘信號中切換。
2017-02-11 09:59:11795 
最近在做Spartan6上的視頻輸出，輸出的接口是HDMI接口，要求格式是720P。
2017-02-11 11:43:502588 
使用XILINX公司的Spartan6芯片，也是最近半年的事情。該芯片由于上市時間不長，在使用該芯片的時候各位網(wǎng)友分享的心得也比較少；再加上第一次開發(fā)使用它，開發(fā)過程肯定會遇到很多很多棘手頭疼的問題。
2017-02-11 11:56:357003 
Spartan6芯片μC/OSII操作系統(tǒng)的可搶占、可嵌套的中斷方法的實現(xiàn)描述，并通過搭建測試平臺，由示波器輸出波形以及計數(shù)器打印信息等手段的驗證，基于Spartan6芯片μC/OSII操作系統(tǒng)
2017-11-17 17:30:491645 
Spartan6系列FPGA常見的配置模式有5種，該5種模式可分為3大類，1. JTAG模式（可歸為從模式）；2. 主模式；3. 從模式。主模式又劃分為master serial模式、master parallel模式，從模式分為slave serial模式、slave parallel模式兩種。
2018-03-21 11:43:004853 此手冊詳盡描述了黑金 Xilinx Spartan-6 FPGA 開發(fā)板的軟件安裝和 Verilog 編程方法和思路，介紹了開發(fā)板上每部分功能的參考設(shè)計與例程。
2020-03-11 08:00:0063 本文檔的主要內(nèi)容詳細(xì)介紹的是XILINX的SPARTAN6和XC6SLX45與STM32F20X的原理圖和PCB核心板資料合集免費下載。
2021-02-22 08:00:0038 黑金Spartan6開發(fā)板的Verilog教程詳細(xì)說明
2023-10-11 18:02:451
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論