2）在Channel Specification中，為濾波器配置采樣率和時鐘頻率，都配值為之前預(yù)設(shè)的值10MHz。（筆者自己嘗試過200MHz的采樣率和時鐘，這個IP也是可以工作的）

3）在Implementation頁面中，coefficient options不需要用戶修改，其系數(shù)信息直接從coe文件中讀取得出。下方紅圈住是輸入數(shù)據(jù)的設(shè)置及輸出數(shù)據(jù)的精度設(shè)置，也就是說你希望給濾波器提供什么數(shù)據(jù)類型，希望濾波器返回什么數(shù)據(jù)精度的結(jié)果。這里指的是Xilinx IP端的配置，后續(xù)還會講到LabVIEW FPGA與Xilinx IP的接口配置，二者必須匹配，否則結(jié)果有錯誤。

在此，我們將輸入數(shù)據(jù)配置為帶符號的16位整形（I16），輸出配置為截取小數(shù)部分后的整數(shù)結(jié)果（17位整數(shù)，0位小數(shù)）。

4）最后，在Summary 頁面會顯示你之前所做的所有配置，可以稍作記錄，以備后續(xù)使用。

點擊OK，Vivado需要一些時間來配置IP CORE。并且在項目所在的文件夾下方生成專用于存放此次生成的Xilinx IP CORE相關(guān)文件的文件夾。若后續(xù)需要移植代碼至別處，必須將這個文件夾內(nèi)的所有內(nèi)容一同移植，否則LabVIEW FPGA中的節(jié)點將無法執(zhí)行。

至此，Xilinx Vivado方面的配置完成，點擊下一步，對LabVIEW FPGA接口進行配置。

在Page 2中為節(jié)點配置時鐘信號，選擇如下圖中所示的aclk，這個時鐘資源來自于剛才配置的Xilinx IP CORE。

下一步，再下一步，可以看到如下界面：

此處是配置Xilinx IP CORE與LabVIEW FPGA接口的頁面，一定要與之前的設(shè)置配置為相同情況，否則你很難找到這個錯誤發(fā)生的地方，筆者是前車之鑒。

那么輸入數(shù)據(jù)配置為I16，輸出數(shù)據(jù)由于已經(jīng)是17位整數(shù)，在LabVIEW中自動匹配為24位FXP。注意此處一定要記得之前配置的小數(shù)精度，比如0位小數(shù)的話，此處整數(shù)字長還是24位。如果小數(shù)位2位的話，此處整數(shù)字長應(yīng)為22位。正確配置如下：

點擊完成，IP節(jié)點配置完成。

最終程序如圖，注意雙向FIFO的數(shù)據(jù)類型需要配置為匹配濾波器數(shù)據(jù)類型，以免發(fā)生數(shù)據(jù)強制轉(zhuǎn)換，帶來錯誤的隱患。

第四步：測試濾波器性能

如下圖所示，設(shè)計上位機程序，驗證濾波器性能。

提供給FPGA一段多頻率疊加的原始信號（采樣率設(shè)置為10MHz），運行程序以后，返回的數(shù)據(jù)如下圖所示：

可見，經(jīng)過濾波器之后，原始數(shù)據(jù)僅有500kHz的頻率成分被留下來，顯示在右邊的圖中。

讀者可以根據(jù)不同濾波器的配置來更改輸入信號的頻率成分，驗證濾波器的性能。