人工智能受到越來越多的關注，許多公司正在積極開發(fā)能實現(xiàn)移動端人工智能的硬件，尤其是能夠結(jié)合未來的物聯(lián)網(wǎng)應用，對于移動端人工智能硬件的實現(xiàn)方法，有兩大流派，即FPGA派和ASIC派。FPGA流派的代表公司如Xilinx主推的Zynq平臺，而ASIC流派的代表公司有Movidius。本文主要介紹了fpga與asic的區(qū)別在哪里，小編帶大家來了解一下。

1、FPGA——現(xiàn)場可編程門陣列

FPGA（Field－ProgrammableGateArray），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。

ASIC具有高性能、低功耗的優(yōu)勢，但它們包含的任何算法——除了那些在軟件內(nèi)部處理器內(nèi)核執(zhí)行的——其余都是“凍結(jié)的”。所以這個時候我們就需要現(xiàn)場可編程門陣列（FPGA）了。早期的FPGA器件的架構(gòu)相對簡單——只是一系列通過可編程互連的可編程模塊。

用于深度學習加速器的FPGA（XilinxKintex7Ultrascle）

FPGA最厲害的地方是，我們可以配置它的可編程架構(gòu)來實現(xiàn)任意我們需要的數(shù)字功能組合。另外，我們可以以大規(guī)模并行的方式實施算法，這意味著我們可以非常迅速和有效地執(zhí)行大數(shù)據(jù)的處理。

2、ASIC——特定應用集成電路

目前，在集成電路界ASIC被認為是一種為專門目的而設計的集成電路。是指應特定用戶要求和特定電子系統(tǒng)的需要而設計、制造的集成電路。ASIC的特點是面向特定用戶的需求，ASIC在批量生產(chǎn)時與通用集成電路相比具有體積更小、功耗更低、可靠性提高、性能提高、保密性增強、成本降低等優(yōu)點。

用于深度學習加速器的ASIC（MovidiusMyriad）

讓我們從特定應用集成電路（ASIC）開始。正如其名稱所表示的，這是因特定目的而創(chuàng)建的設備，一旦設計制造完成后電路就固定了，無法再改變。當大多數(shù)人聽到這個詞ASIC時，他們的“下意識”反應是，假設它是數(shù)字設備。事實上，不論它是模擬的、數(shù)字的，或兩者的混合，任何定制的芯片都是一個ASIC。然而，對于這些討論的目的，我們應該假設這是一個完全或主要部分是數(shù)字性質(zhì)的芯片，任何模擬和混合信號功能是沿著物理接口線（物理層）或鎖相回路（PLL）的。

FPGA設計優(yōu)勢

ASIC設計優(yōu)勢

兩者的設計流程

圖FPGA和ASIC設計流程完整的FPGA設計流程包括功能描述、電路設計與輸入、功能仿真、綜合優(yōu)化、綜合后仿真、實現(xiàn)與布局布線、時序仿真、板級仿真與驗證、調(diào)試與加載配置。

ASIC的設計流程（數(shù)字芯片）包括：功能描述、模塊劃分、模塊編碼輸入、模塊級仿真驗證、系統(tǒng)集成和系統(tǒng)仿真驗證、綜合、STA（靜態(tài)時序分析）、形式驗證。

插一句，在ASIC設計過程中，往往要用到FPGA進行原型驗證。FPGA驗證是進行ASIC設計的重要環(huán)節(jié)，其后，還需要引入ASIC版本源碼，插入IOPAD，DFT，功耗估計和進行其它后端流程。完成FPGA驗證可以說就完成了ASIC整套流程的50～80%。

從設計成本來考慮，小批量上FPGA占優(yōu)，大批量時，ASIC占優(yōu)。

FPGA本身就是一個芯片，只是你可以通過編程的方式修改內(nèi)部邏輯連接和配置實現(xiàn)自己想要的功能。實現(xiàn)ASIC，就如從一張白紙開始，你得有代碼，之后綜合，之后布局，布線，得到GDSII后去流片。

比速度

相同的工藝和設計，在FPGA上的速度應該比ASIC跑得慢。因為FPGA內(nèi)部是基于通用的結(jié)構(gòu)，也就是LUT（lookuptable），它可以實現(xiàn)加法器，組合邏輯等等，而ASIC，一般加法器就是加法器，而比較器就是比較器，F(xiàn)PGA結(jié)構(gòu)上的通用性必然導致冗余；另外，作為FPGA基本單元是LUT（LUT組成SLICE，SLICE組成CLB－－這是xilinx的結(jié)構(gòu)），為此大的設計假如一個LUT實現(xiàn)不了，就得用兩個LUT，一個SLICE實現(xiàn)不了就要用CLB，不同結(jié)構(gòu)處于特定的位置，信號之間的互聯(lián)，導致的wiredelay是不可忽略的一部分。而對于ASIC來說沒有結(jié)構(gòu)上的限制，而且對于特定的實際可以在空間上靠得很近，相對之下wiredelay和celldelay都應該比FPGA小。當然LUT中也有DFF，作為高速的設計一般都會在一個簡單的組合邏輯操作之后打一拍，再做下一步的處理。

比個頭

完全相同的結(jié)構(gòu)的話，F(xiàn)PGA被ASIC遠遠踢飛。FPGA要規(guī)模大得多才能實現(xiàn)ASIC相同的功能，主頻還只有幾分之一。因此，F(xiàn)PGA相對于ASIC來說還是大很多的。

功耗方面

在相同工藝條件下，F(xiàn)PGA要大于ASIC。FPGA，尤其是基于占用大量硅面積的、每個單元六個晶體管的靜態(tài)存儲器（SRAM）的查尋表（LUT）和配置元件技術的FPGA，其功耗要比對等的ASIC大得多。

比花的銀子

FPGA貴在單片，開發(fā)工具和風險基本不存在。對于ASIC貴在流片的費用和開發(fā)工具，NRE費用隨著工藝的提高變相當貴，除非你的芯片一次成功可以量產(chǎn)，否則單片費用將其貴無比！

其他方面

ASIC用于大型項目，而對于需要快速投放市場且支持遠程升級的小型項目，F(xiàn)PGA則更為適合。FPGA技術的主要優(yōu)勢仍是產(chǎn)品投放市場的時間較短。

在ASIC的優(yōu)勢方面，ASIC加電后可立即運行，就單位邏輯大小而言封裝選擇更多，還可包括某些模擬邏輯。與此相對比，F(xiàn)PGA加載配置進入存儲器需要時間，因此不能立即工作。此外，F(xiàn)PGA的封裝也較復雜。

除此之外，F(xiàn)PGA內(nèi)部還包括接口I/O，I/O分為普通I/O和高速I/O，高速I/O支持例如高速的SERDES，用于實現(xiàn)XAUI，PCIE等高速接口，這些接口動輒幾Gbps到10Gbps以上。此外種類多種多樣的硬核IP也是各FPGA廠商差異化競爭利器，例如POWERPC、ARM等硬核IP。從而構(gòu)成CPU+FPGA于一體的集可編程性和可重構(gòu)的處理平臺。因此，相對來所，F(xiàn)PGA雖然發(fā)展有二三十年的歷史，其基本架構(gòu)一直不變不大。

兩者的定位

FPGA和ASIC產(chǎn)品的使用要根據(jù)產(chǎn)品的定位和設計需要來選用，ASIC產(chǎn)品適用于設計規(guī)模特別大，如CPU、DSP或多層交換芯片等，或者是應用于技術非常成熟且利潤率非常低的產(chǎn)品，如家用電器和其它消費類電器，亦或是大量應用的通用器件如RAM、PHY等。而FPGA產(chǎn)品適用于設計規(guī)模適中，產(chǎn)品要求快速占領市場，或產(chǎn)品需要靈活變動的特性設計等方面的產(chǎn)品，如PDH、2.5G以下SDH設備和大部分的接口轉(zhuǎn)換芯片等。當然具體使用那種產(chǎn)品來設計還要設計者充分考慮自己的產(chǎn)品定位來決定。

兩者在互相融合

最明顯的莫過于處理器中開始集成FPGA，而可編程的ASIC也開始興起。隨著SoC成為主流，兩者的邊界也就不辣么明顯了。

　　更多關于FPGA的精彩閱讀：

　　一文看懂fpga和plc的區(qū)別

　　FPGA如何從入門到高手？

　　中國的FPGA處于什么水準？發(fā)展前景分析