在計(jì)算機(jī)系統(tǒng)的硬件組成中，總線(xiàn)（Bus）是不可缺少的一部分，將各大基本部件按照一定的方式鏈接起來(lái)就構(gòu)成了計(jì)算機(jī)硬件系統(tǒng)。就目前來(lái)講，許多微型計(jì)算機(jī)的各大部件之間都是用總線(xiàn)鏈接起來(lái)的。

總線(xiàn)是一組能夠?yàn)楦鞑考峁┓?wù)的公共信息傳送線(xiàn)路，它能夠分時(shí)地發(fā)送與接收各部件的信息，是計(jì)算機(jī)系統(tǒng)各部件之間傳輸?shù)刂?、?shù)據(jù)和控制信息的公共通道，CPU通過(guò)總線(xiàn)實(shí)現(xiàn)讀取指令，并實(shí)現(xiàn)與內(nèi)存、外設(shè)之間的數(shù)據(jù)交換，在CPU、內(nèi)存與外設(shè)確定的情況下，總線(xiàn)速度是制約計(jì)算機(jī)整體性能的關(guān)鍵，總線(xiàn)的性能對(duì)于解決系統(tǒng)瓶頸、提高整個(gè)微機(jī)系統(tǒng)的性能有著十分重要的影響。因此在微型計(jì)算機(jī)二十多年的發(fā)展過(guò)程中，總線(xiàn)結(jié)構(gòu)也不斷地發(fā)展變化?？偩€(xiàn)結(jié)構(gòu)已成為微機(jī)性能的重要指標(biāo)之一。

一、總線(xiàn)分類(lèi)

1. 片內(nèi)總線(xiàn)和片外總線(xiàn)

片內(nèi)總線(xiàn)是CPU內(nèi)部的寄存器、算術(shù)邏輯部件、控制部件以及總線(xiàn)接口部件之間的公共信息通道。

片外總線(xiàn)則泛指CPU與外部器件之間的公共信息通道。

我們通常所說(shuō)的總線(xiàn)大多是指片外總線(xiàn)。有的資料上也把片內(nèi)總線(xiàn)叫做內(nèi)部總線(xiàn)或內(nèi)總線(xiàn)（Internal Bus），把片外總線(xiàn)叫做外部總線(xiàn)或外總線(xiàn)（External Bus）。

2. CPU總線(xiàn)、系統(tǒng)總線(xiàn)和外設(shè)總線(xiàn)

CPU總線(xiàn)是從CPU引腳上引出的連接線(xiàn)，用來(lái)實(shí)現(xiàn)CPU與外圍控制芯片和功能部件之間的連接。

系統(tǒng)總線(xiàn)也稱(chēng)為I/O通道總線(xiàn)，用來(lái)與存儲(chǔ)器和擴(kuò)充插槽上的各擴(kuò)充板卡相連接。常見(jiàn)的系統(tǒng)總線(xiàn)有ISA、PCI、PCI-E等。系統(tǒng)總線(xiàn)是通過(guò)專(zhuān)用的邏輯電路的對(duì)CPU總線(xiàn)的信號(hào)在空間與時(shí)間上進(jìn)行邏輯重組轉(zhuǎn)換而來(lái)。

外設(shè)總線(xiàn)是指計(jì)算機(jī)主機(jī)與外部設(shè)備接口的總線(xiàn)，實(shí)際上是一種外設(shè)的接口標(biāo)準(zhǔn)。目前在微型計(jì)算機(jī)上流行的接口標(biāo)準(zhǔn)有：IDE（EIDE/ATA，SATA）、SCSI、USB和IEEE 1394四種。前兩種主要用于連接硬盤(pán)、光驅(qū)等外部存儲(chǔ)設(shè)備，后面兩種可以用來(lái)連接多種外部設(shè)備。

3.地址總線(xiàn)、數(shù)據(jù)總線(xiàn)和控制總線(xiàn)

幾乎所有的總線(xiàn)都要傳輸三類(lèi)信息：數(shù)據(jù)、地址和控制/狀態(tài)信號(hào)，相應(yīng)地每一種總線(xiàn)都可認(rèn)為是由數(shù)據(jù)總線(xiàn)、地址總線(xiàn)和控制總線(xiàn)構(gòu)成。

數(shù)據(jù)總線(xiàn)（Data Bus，DB）用于在各個(gè)部件/設(shè)備之間傳輸數(shù)據(jù)信息。

地址總線(xiàn)（Address Bus，AB）用于在CPU（或DMA控制器）與存儲(chǔ)器、I/O接口之間傳輸?shù)刂沸畔ⅰ?/p>

控制總線(xiàn)（Control Bus，CB）用于在CPU（或DMA控制器）與存儲(chǔ)器、I/O接口之間傳輸控制和狀態(tài)信息。

從微機(jī)體系結(jié)構(gòu)來(lái)看，有兩種總線(xiàn)結(jié)構(gòu)，即單總線(xiàn)結(jié)構(gòu)和多總線(xiàn)結(jié)構(gòu)。在多總線(xiàn)結(jié)構(gòu)中，又以雙總線(xiàn)結(jié)構(gòu)為主。

1. 單總線(xiàn)結(jié)構(gòu)

計(jì)算機(jī)的各個(gè)部件均由系統(tǒng)總線(xiàn)相連，在單總線(xiàn)結(jié)構(gòu)中，CPU與主存之間、CPU與I/O設(shè)備之間、I/O設(shè)備與主存之間、各種設(shè)備之間都通過(guò)系統(tǒng)總線(xiàn)交換信息。單總線(xiàn)結(jié)構(gòu)的優(yōu)點(diǎn)是控制簡(jiǎn)單方便，擴(kuò)充方便。但由于所有設(shè)備部件均掛在單一總線(xiàn)上，使這種結(jié)構(gòu)只能分時(shí)工作，即同一時(shí)刻只能在兩個(gè)設(shè)備之間傳送數(shù)據(jù)，這就使系統(tǒng)總體數(shù)據(jù)傳輸?shù)男屎退俣仁艿较拗?，這是單總線(xiàn)結(jié)構(gòu)的主要缺點(diǎn)。單總線(xiàn)結(jié)構(gòu)圖如下所示：

2. 雙總線(xiàn)結(jié)構(gòu)

雙總線(xiàn)結(jié)構(gòu)又分為面向CPU的雙總線(xiàn)結(jié)構(gòu)和面向存儲(chǔ)器的雙總線(xiàn)結(jié)構(gòu)。

面向CPU的雙總線(xiàn)結(jié)構(gòu)如下圖所示。其中一組總線(xiàn)是CPU與主存儲(chǔ)器之間進(jìn)行信息交換的公共通路，稱(chēng)為存儲(chǔ)總線(xiàn)。另一組是CPU與I/O設(shè)備之間進(jìn)行信息交換的公共通路，稱(chēng)為輸入/輸出總線(xiàn)（I/O總線(xiàn)）。外部設(shè)備通過(guò)連接在I/O總線(xiàn)上的接口電路與CPU交換信息。

由于在CPU與主存儲(chǔ)器之間、CPU與I/O設(shè)備之間分別設(shè)置了總線(xiàn)，從而提高了微機(jī)系統(tǒng)信息傳送的速率和效率。但是由于外部設(shè)備與主存儲(chǔ)器之間沒(méi)有直接的通路，它們之間的信息交換必須通過(guò)CPU才能進(jìn)行中轉(zhuǎn)，從而降低了CPU的工作效率（或增加了CPU的占用率。一般來(lái)說(shuō)，外設(shè)工作時(shí)要求CPU干預(yù)越少越好。CPU干預(yù)越少，這個(gè)設(shè)備的CPU占用率就越低，說(shuō)明設(shè)備的智能化程度越高），這是面向CPU的雙總線(xiàn)結(jié)構(gòu)的主要缺點(diǎn)。

面向存儲(chǔ)器的雙總線(xiàn)結(jié)構(gòu)保留了單總線(xiàn)結(jié)構(gòu)的優(yōu)點(diǎn)，即所有設(shè)備和部件均可通過(guò)總線(xiàn)交換信息。與單總線(xiàn)結(jié)構(gòu)不同的是在CPU與存儲(chǔ)器之間，又專(zhuān)門(mén)設(shè)置了一條高速存儲(chǔ)總線(xiàn)，使CPU可以通過(guò)它直接與存儲(chǔ)器交換信息。面向存儲(chǔ)器的雙總線(xiàn)結(jié)構(gòu)信息傳送效率較高，這是它的主要優(yōu)點(diǎn)。但CPU與I/O接口都要訪(fǎng)問(wèn)存儲(chǔ)器時(shí)，仍會(huì)產(chǎn)生沖突。這種總線(xiàn)結(jié)構(gòu)的示意圖如下。

二、總線(xiàn)的性能指標(biāo)

1）總線(xiàn)帶寬BW

總線(xiàn)的帶寬指的是單位時(shí)間內(nèi)總線(xiàn)上可傳送的數(shù)據(jù)量，即我們常說(shuō)的每秒鐘傳送多少字節(jié)。單位是字節(jié)/秒（B/s）或兆字節(jié)/秒（MB/s）。與總線(xiàn)帶寬密切相關(guān)的兩個(gè)概念是總線(xiàn)寬度和總線(xiàn)的工作頻率。

2）總線(xiàn)寬度W

總線(xiàn)的寬度指的是總線(xiàn)能同時(shí)傳送的數(shù)據(jù)位數(shù)，即我們常說(shuō)的16位、32位、64位等總線(xiàn)寬度的概念。在工作頻率固定的條件下，總線(xiàn)的帶寬與總線(xiàn)的寬度成正比。

3）總線(xiàn)工作頻率f

總線(xiàn)的工作頻率即總線(xiàn)的時(shí)鐘頻率，以MHz為單位。它是指用于協(xié)調(diào)總線(xiàn)上的各種操作的時(shí)鐘信號(hào)的頻率。工作頻率越高則總線(xiàn)工作速度越快。

總線(xiàn)帶寬、總線(xiàn)寬度、總線(xiàn)工作頻率三者之間的關(guān)系就像高速公路上的車(chē)流量、車(chē)道數(shù)和車(chē)速的關(guān)系。車(chē)流量取決于車(chē)道數(shù)和車(chē)速，車(chē)道數(shù)越多、車(chē)速越快則車(chē)流量越大。同樣，總線(xiàn)帶寬取決于總線(xiàn)寬度和工作頻率，總線(xiàn)寬度越寬，工作頻率越高，則總線(xiàn)帶寬越大。當(dāng)然，單方面提高總線(xiàn)的寬度或工作頻率都只能部分提高總線(xiàn)的帶寬，并容易達(dá)到各自的極限。只有兩者配合才能使總線(xiàn)的帶寬得到更大的提升。

總線(xiàn)帶寬的計(jì)算公式如下：

BW =（W/8）× f/每個(gè)存取周期的時(shí)鐘數(shù)

【例】總線(xiàn)時(shí)鐘頻率為100MHz的32位總線(xiàn)，若每?jī)蓚€(gè)時(shí)鐘周期完成一次總線(xiàn)存取操作，則總線(xiàn)帶寬=32/8×100/2=200MB/s。

三、嵌入式軟件層面的單總線(xiàn)和多總線(xiàn)的區(qū)別

對(duì)于嵌入式軟件編程來(lái)說(shuō)，由于單總線(xiàn)結(jié)構(gòu)是將CPU、I/O和存儲(chǔ)器都接在同一總線(xiàn)上，因此對(duì)內(nèi)存的操作和對(duì)I/O的操作可以使用相同的指令系統(tǒng)，但是對(duì)于多總線(xiàn)結(jié)構(gòu)，由于CPU和主存、CPU和I/O之間使用不同的系統(tǒng)總線(xiàn)，因此，操作內(nèi)存和操作I/O使用不同的指令，即：不能用操作內(nèi)存的方式去操作I/O端口。

單總線(xiàn)的典型代表（ARM架構(gòu)的CPU），多總線(xiàn)的典型代表（X86架構(gòu)的CPU）。