1　I2C總線概述

I2C（Intel－Integrated Circuit）總線是荷蘭的Philips公司于八十年代初推出的一種芯片間串行總線擴展技術。它用兩根線（數(shù)據(jù)線SDA、時鐘線SCL）可完成總線上主機與器件的全雙工同步數(shù)據(jù)傳送，可極方便地構成多主機系統(tǒng)和外圍器件擴展系統(tǒng)。I2C總線支持所有NMOS、CMOS、TTL等工藝制造的器件，其上所有的節(jié)點都連到同名的SDA、SCL上。I2C總方法，數(shù)據(jù)傳送都有相同的操作模式，接口電器特性相同且獨立，可在系統(tǒng)供電情況下從系統(tǒng)中移去或增加IC芯片，有I2C接口的外圍器件都有應答能力，讀寫片內單元時有地址自動加1功能，易實現(xiàn)多個字節(jié)的自動操作。近年來，國際上有關公司制造了多達幾百種的I2C總線器件，如8051系列單片機8XC752、LCD驅動器、RAM、I／O接口等芯片都使用了I2C總線接口。隨著數(shù)字技術的發(fā)展，I2C總線控制系統(tǒng)已經應用于越來越多的電子產品。

2　I2C總線的數(shù)據(jù)傳輸

2．1　接口特性

I2C總線接口的數(shù)據(jù)線SDA和時鐘線SCL必須經過上拉電阻接到正電源VDD上，各個I2C接口電路輸出端必須是漏極開路或集電極開路，以便完成“線與”的功能。I2C的SDA和SCL都是雙向傳輸線，當總線空閑時，此兩線都是“1”（高電平）。由于不同的器件都會接到I2C總線，邏輯的“0”（低）及“1”（高）的信號電平取決于VDD的電壓?？偩€上能連接的最大器件數(shù)取決于其電容容限400PF。

2．2　I2C總線上的傳輸時序

I2C總線上每傳輸一位數(shù)據(jù)都有一個時鐘脈沖相對應，在標準模式下可達100 kbit／s，高速模式下可達400kbit／s，總線上依據(jù)器件功能不同可建立簡單的主／從關系（master／slave），只有帶CPU的器件才可成主控器。圖1為I2C總線一次完整的數(shù)據(jù)傳輸。SCL為高期間，SDA狀態(tài)必須穩(wěn)定，SCL為低時才允許SDA狀態(tài)變化。SCL保持高電平期間，SDA出現(xiàn)由高至低的轉換將啟動I2C總線，出現(xiàn)由低至高的轉換將停止數(shù)據(jù)傳輸。起始和終止信號通常由主控器產生。I2C總線的信號時序有嚴格規(guī)定，本應用采用標準模式，SCL低電平周期≥4．7μs，SCL高電平周期≥4．0μs，START和STOP之間的總線空閑時間≥4．7μs。

I2C 總線上傳送的每個字節(jié)必須為8位，啟動和停止之間可傳輸?shù)臄?shù)據(jù)字節(jié)數(shù)不受限制。采用串行傳送，首先傳送最高位，每傳送一個字節(jié)后必須跟一個應答位。主控器產生應答所需的時鐘脈沖期間，發(fā)送器必須釋放數(shù)據(jù)線（SDA為高），以便接收器輸出應答位。低電平為應答信號，高電平為非應答信號。非應答信號是當主控器作為接收器時，收到最后一個字節(jié)數(shù)據(jù)后，必須發(fā)送一個非應答信號給被控發(fā)送器，使被控發(fā)送器釋放數(shù)據(jù)線，以便主控器發(fā)停止信號，終止數(shù)據(jù)傳送。當從器件不能再接收字節(jié)時也會出現(xiàn)非應答信號這種情況。

I2C總線上的器件一般有兩個地址：受控地址和通用廣播訪問地址，每個器件有唯一的受控地址用于定點通信，而相同的通用廣播訪問地址則用于主控方同時對所有器件進行訪問。如圖1所示，起始信號后主控器發(fā)送的第一個字節(jié)就是被讀器件的受控地址，稱作尋址字節(jié)。尋址字節(jié)由高7位地址和最低1位方向位組成，方向位為“0”表明主控器對被控器的寫操作（W），方向位為 “1”表明對被控器的讀操作（R）?？偩€上每個器件在起始信號后都把自己的地址與尋址字節(jié)的前7位相比較，如相同則器件被選中，產生應答，并根據(jù)讀寫位決定在數(shù)據(jù)傳送中是接收還是發(fā)送。無論是主發(fā)、主收還是從發(fā)、從收，都是由主器件控制，數(shù)據(jù)傳送完后，主控器都必須發(fā)停止信號。

3　I2C總線的C51語言實現(xiàn)

C51語言是針對Intel的8位單片機MCS－51系列而開發(fā)的、具有一般C語言特點的高級編程語言。從1985年至今，有許多公司推出 51系列的C語言編譯器，其中以Franklin C51編譯器在代碼生成方面較為領先，它可生成最少的代碼，支持浮點和長整數(shù)、重入和遞歸。頭文件reg51．h中包含了51單片機的特殊功能寄存器（SFR）的字節(jié)定義與位定義。為了與具有I2C總線接口的51單片機兼容，可在程序開始處定義單片機的P1．6和P1．7作為I2C總線的SCL和SDA信號，實際中也可用其它的I／O引腳作為SCL和SDA信號。C51語言中只要用賦值語句”＝”就可實現(xiàn)I／O口某位的數(shù)據(jù)輸出和讀入?，F(xiàn)將I2C總線底層讀寫函數(shù)接口及功能列舉如下，它可用于沒有內部I2C接口的51系列單片機與I2C總線器件通信。

＃include＜reg51．h＞

／＊全局符號定義＊／

＃define HIGH1

＃define LOW 0

＃define FALSE0

＃define TRUE1

＃define time 1

＃define uchar unsigned char

＃define uint unsigned int

sbit SCL＝P1＾6；

sbie SDA＝P1＾7；

1）函數(shù)原型：void delay（uchar nu m）

功　　能：用for（）循環(huán)提供延時。在實際應用中可依具體情況改變傳入參數(shù)，但必須滿足I2C總線時序中對SCL高、低電平周期的要求，本應用中取1，調用形式為delay（time）。

2）函數(shù)原型：void start（void）

功　　能：提供I2C總線工作時序中的起始位，在SCL＝HIGH期間，SDA出現(xiàn)由高到底的轉變，返回前將SCL拉低，允許數(shù)據(jù)變化，準備傳輸。其中調用函數(shù)1。

3）函數(shù)原型：void stop（void）

功　　能：函數(shù)提供I2C總線工作時序中的起始位，在SCL＝HIGH期間，SDA出現(xiàn)由低到高的轉變。其中調用函數(shù)1。

4）函數(shù)原型：void sendbyte（uchar b，uchar＊error）

功　　能：在時鐘作用下，將入口參數(shù)b中8位數(shù)據(jù)由高至低通過SDA線發(fā)送，并讀回應答信號，存于指針變量＊error中。其中調用函數(shù)1、2、3。

5）函數(shù)原型：void readbyte（uchar＊b，bit Ack）

功　　能：函數(shù)在時鐘作用下接收8位數(shù)據(jù)，存于＊b中，先接收的為高位，并發(fā)送應答信號（Ack＝0），當接收到最后一字節(jié)時發(fā)送非應答（Ack＝1）。其中調用函數(shù)1、2、3。

6）函數(shù)原型：void send－n－byte（uchar＊info，uint n，uchar address，uchar＊fault）　 功　　能：向I2C器件連續(xù)發(fā)送n個數(shù)據(jù)字節(jié)，數(shù)據(jù)存于數(shù)組info［］中，address為器件受控地址，末位為0（寫），n個數(shù)據(jù)的地址可作為數(shù)據(jù)字節(jié)發(fā)送，或設置地址自動加減功能。＊fault存收到的應答位。其中調用函數(shù)1－4。

7）函數(shù)原型：void receive＿n＿byte（uchar＊info，uint n，uchar address，uchar＊fault）

功　　能：從I2 C器件連續(xù)接收n個字節(jié)的數(shù)據(jù)，存于數(shù)組info［］中，address為器件地址，本函數(shù)保證器件地址末位是1（讀），n個數(shù)據(jù)的器件內地址可作為數(shù)據(jù)字節(jié)發(fā)送，或設置地址自動加減功能。收最后一字節(jié)時發(fā)非應答信號1。＊fault存收到的應答位。其中調用函數(shù)1－5。

以下僅以sendbyte（）函數(shù)原型為例說明C51如何具體實現(xiàn)I2C總線的發(fā)送：

void sendbyte（uchar b，uchar＊error）

｛int count；

bit data＿bit；

＊error＝0；

for（count＝7；count＞＝0；count－－）

｛data＿bit＝（bit）（b＆0x80）；

b＝b＜＜1；

／＊送數(shù)據(jù)位，產生時鐘脈沖＊／

SDA＝data＿bit；

SCL＝LOW；delay（time）；

SCL＝HIGH；delay（time）；

SCL＝LOW；delay（time）；

｝

／＊釋放數(shù)據(jù)線，產生時鐘脈沖，讀回應答＊／

SDA＝HIGH；

SCL＝LOW；delay（time）；

SCL＝HIGH；delay（time）；

＊error＝（uchar）SDA；

／＊釋放數(shù)據(jù)線，時鐘置低＊／

SDA＝HIGH；

SCL＝LOW；delay（time）；｝

4　I2C總線用于HDTV數(shù)字地面接收機

數(shù)字高清晰度電視HDTV（High Definition Televi－sion）是繼黑白電視和彩色電視之后的第三代電視系統(tǒng)，與目前市場上的電視相比，其水平和垂直兩個方向的圖像質量（分辨率）提高一倍以上，在使用大屏幕顯示器或近距離觀看時其圖像細膩逼真，無閃爍感和粗糙感，質量與35mm電影相當，再配以數(shù)字環(huán)繞音響，使收視效果大幅度提高。HDTV 節(jié)目全部采用數(shù)字方式制作、發(fā)送和接收，使圖像質量接近演播室。同時，數(shù)字電視系統(tǒng)還能夠提供多種業(yè)務，實現(xiàn)交互、數(shù)據(jù)廣播和計算機聯(lián)網等功能。美國于 1998年11月率先正式開播數(shù)字HDTV信號。我國從1996年啟動國家重大產業(yè)工程項目HDTV功能樣機系統(tǒng)研究開發(fā)工程，已成功在50周年國慶時進行了數(shù)字電視試播。

本HDTV數(shù)字地面接收系統(tǒng)以歐洲的DVB－T （Digital Video Broadcasting Terrestrial）為標準，完成信道解調解碼，輸出標準的MPEG－2碼流，由于采用了COFDM（Coded Orthogonal Frequency Division Multi－plexing）編碼正交頻分復用技術，能有效對抗多經傳播和同頻干擾。本接收機的主要特點是采用帶有I2C總線接口的L64系列芯片，AT89C52通過I2C總線完成對L64芯片內寄存器的讀寫操作和監(jiān)控，與PC配合實現(xiàn)基于參數(shù)配置、模式轉換、狀態(tài)讀取的調試功能。結構簡單，調試方便。信道解調解碼的硬件基本組成如圖2（未畫出上拉電阻）。

美國LSILogic公司的L64系列是專用的以DVB為標準的解調解碼芯片，該系列內部模塊化，接口標準化，且?guī)в蠭2C 總線接口，連接簡單。L64系列功能完善，L64780、L64724、L64768單獨使用即可分別完成DVB標準的地面、衛(wèi)星、有線電視信號解調的全部過程。目前，L64系列可配合使用。如圖2，信道出來的信號先經過調諧器變?yōu)橹蓄l信號，送入L64780完成主要的OFDM解調，其輸出經 L64724Viterbi譯碼，L64768RS譯碼，完成前向糾錯，輸出標準的MPEG－2碼流。下面僅以L64768為例介紹讀寫某一寄存器的 C51函數(shù)原型及主要功能：

定義768的受控地址：＃define LSI0xfe函數(shù)原型：uchar general＿call（void）

功　　能：general＿call（）函數(shù)調用send＿n＿byte（）函數(shù)，發(fā)特殊尋址字節(jié)0x00和0x06，若應答為零返回0，否則重復上一操作，若發(fā)5次后仍無應答返回1。在主程序初始化化時調此函數(shù)，主程序根據(jù)返回。

函數(shù)原型：uchar 768＿fec＿rd（uint group，uint addr，uint＊data）

功　　能：768＿fec＿rd（）函數(shù)調用send＿n＿byte（）和receive＿n＿byte（），從FEC寄存器讀出一字節(jié)數(shù)據(jù)存于指針變量＊data中，group為組號，輸入的組號要翻譯成相應的組地址group＿addr，addr為FEC寄存器地址，LSI作為每次起始信號后的尋址字節(jié)。依據(jù)768的傳輸時序，先發(fā)addr的低字節(jié)，再發(fā)送addr的高字節(jié)，然后發(fā)group＿addr，即可讀出相應寄存器中的數(shù)據(jù)。組號出錯返回1；收到非應答信號返回0；讀正確返回2。主程序根據(jù)返回值，做相應操作。

5　結束語

隨著廣播電視技術迅速走向數(shù)字時代，HDTV在今后五年逐步在世界范圍走向市場成為可能。I2C總線技術應用于HDTV數(shù)字地面接收機中，用8位單片機對接收機的狀態(tài)進行控制，不僅減少了總線數(shù)量，提高了可靠性，而且還較大降低了成本。在實際使用時，可加上鍵盤、顯示電路及相應程序，或用PC通過RS232口與單片機通信，進行調試。本應用已用于我國HDTV功能樣機系統(tǒng)研究開發(fā)工程。
來源；電子工程網