新型接口助推閃存驅(qū)動(dòng)器設(shè)計(jì)創(chuàng)新與成本縮減

在數(shù)字電視、高端打印機(jī)、個(gè)人電腦、數(shù)碼相機(jī)及機(jī)頂盒等消費(fèi)類電子產(chǎn)品領(lǐng)域，愈演愈烈的競(jìng)爭(zhēng)迫使制造商要求設(shè)計(jì)工程師在降低系統(tǒng)成本方面竭盡全力，同時(shí)不能以犧牲性能為代價(jià)。 為此，許多存儲(chǔ)器制造商嘗試縮小芯片尺寸、盡可能減少功能集并通過(guò)地址與數(shù)據(jù)引腳復(fù)用減少引腳數(shù)目。? 但面對(duì)降低存儲(chǔ)器子系統(tǒng)成本并保持系統(tǒng)性能方面日益嚴(yán)峻的需求，上述方法無(wú)法從根本解決問(wèn)題。 第一代串行I/O SPI設(shè)備雖成功降低了成本，但只能滿足小容量和低性能之需。 例如，相比并行NOR，讀取性能降低了將近80%。? 高端電子系統(tǒng)設(shè)計(jì)人員需要更多存儲(chǔ)器和盡可能最佳的性能表現(xiàn)，這是他們?cè)O(shè)計(jì)的競(jìng)爭(zhēng)力與創(chuàng)新性之源。 面對(duì)這樣的挑戰(zhàn)，制造商必須放眼整個(gè)系統(tǒng)而非局限于單獨(dú)的組件。? 一種新型閃存接口應(yīng)運(yùn)而生。?? 本文將探討SPI 和多I/O SPI緣何能夠提升性能、降低成本并促成種種更具創(chuàng)新性的設(shè)計(jì)。

串行閃存簡(jiǎn)介

在數(shù)字電視、高端打印機(jī)、個(gè)人電腦、數(shù)碼相機(jī)及機(jī)頂盒等消費(fèi)類電子產(chǎn)品領(lǐng)域，愈演愈烈的競(jìng)爭(zhēng)迫使制造商要求設(shè)計(jì)工程師在降低系統(tǒng)成本方面竭盡全力，同時(shí)不能以犧牲性能為代價(jià)。 為此，許多內(nèi)存制造商嘗試縮小芯片尺寸、盡可能減少功能集并通過(guò)地址與數(shù)據(jù)引腳復(fù)用減少引腳數(shù)目。? 但面對(duì)降低存儲(chǔ)器子系統(tǒng)成本并保持系統(tǒng)性能方面日益嚴(yán)峻的需求，上述方法無(wú)法從根本解決問(wèn)題。 第一代串行外圍接口(SPI)設(shè)備雖成功降低了成本，但只能滿足小容量和低性能之需。 例如，相比并行NOR，讀取性能降低了將近80%。? 高端電子系統(tǒng)設(shè)計(jì)人員需要更多存儲(chǔ)器和盡可能最佳的性能表現(xiàn)，這是他們?cè)O(shè)計(jì)的競(jìng)爭(zhēng)力與創(chuàng)新性之源。 面對(duì)這樣的挑戰(zhàn)，制造商必須放眼整個(gè)系統(tǒng)而非局限于單獨(dú)的組件。? 一種新型閃存接口應(yīng)運(yùn)而生。??
最初SPI接口的出現(xiàn)使設(shè)計(jì)簡(jiǎn)化并且降低了成本，同時(shí)充分滿足低端應(yīng)用所需性能。? SPI設(shè)備通常以串行方式讀取信息，或者一次讀取一位，所需連接較少，因而只要更少的引腳。

多I/O SPI提升系統(tǒng)性能

不過(guò)單I/O (SIO) SPI才僅僅是開(kāi)始。 多I/O SPI將性能提升到新的水平。 多I/O (MIO) SPI設(shè)備在未改變SPI設(shè)備和封裝大小及引腳數(shù)的前提下即可支持更高帶寬。 通過(guò)多I/O，設(shè)備可以同時(shí)收發(fā)一位、二位或四位的數(shù)據(jù)，實(shí)現(xiàn)速度的飛躍，但對(duì)總引腳（八個(gè)）或活動(dòng)引腳（五個(gè)）的要求并未改變，延續(xù)了SIO SPI的獨(dú)有優(yōu)勢(shì)。? 性能的提升意味著串行設(shè)備可用以支持更快的XIP代碼執(zhí)行，隱性縮減系統(tǒng)所需RAM容量并使系統(tǒng)啟動(dòng)時(shí)間有所縮短。

與標(biāo)準(zhǔn)串行閃存設(shè)備相比，雙I/O（2位數(shù)據(jù)總線）接口支持雙倍傳輸速率，而四I/O（4位數(shù)據(jù)總線）接口可將吞吐量提升至原來(lái)的四倍，能夠適應(yīng)性能要求更高、范圍更廣泛的應(yīng)用場(chǎng)合。?

SPI閃存在單I/O模式下以高達(dá)104兆赫(MHz)的時(shí)鐘率支持越來(lái)越高的性能。 在4位模式運(yùn)行中使用MIO SPI設(shè)備時(shí)，80 MHz相當(dāng)于在320 MHz的有效時(shí)鐘頻率下以高達(dá)40MB/s的連續(xù)傳輸速率運(yùn)行閃存。? 這是以50 MHz時(shí)鐘率運(yùn)行的標(biāo)準(zhǔn)串行閃存?zhèn)鬏斔俾实?倍多。?? 此外，與單I/O模式相比，它可減少每個(gè)讀取指令所需的時(shí)鐘數(shù)（從40減少到12），從而將隨機(jī)存取開(kāi)銷降低70%以上。

?

為處理日益龐大的數(shù)據(jù)，四I/O SPI可實(shí)現(xiàn)更快的啟動(dòng)時(shí)間。 以四I/O模式運(yùn)行的128M MIO SPI（串行時(shí)鐘80MHz）的啟動(dòng)速度是標(biāo)準(zhǔn)128M SIO SPI（串行時(shí)鐘104MHz）的3倍。? 相比標(biāo)準(zhǔn)并行NOR（初始存取時(shí)間90ns），以四I/O模式運(yùn)行的128M MIO SPI（串行時(shí)鐘80MHz）在啟動(dòng)時(shí)要快差不多4倍。

選擇恰當(dāng)?shù)拇鎯?chǔ)器子系統(tǒng)
WebFeet（2009年10月）數(shù)據(jù)顯示，在過(guò)去的二十年間，NOR閃存成長(zhǎng)為一個(gè)價(jià)值50億美元的巨大市場(chǎng)。 當(dāng)前生產(chǎn)的NOR閃存有百分之九十采用并行NOR接口。 NOR閃存的優(yōu)勢(shì)包括快速隨機(jī)存取和高可靠性。 快速隨機(jī)存取最適用于橫向?qū)ぶ芳軜?gòu)，在其中主機(jī)呈現(xiàn)字節(jié)或字級(jí)隨機(jī)地址，數(shù)據(jù)傳輸?shù)絀/O需要約100ns。

在過(guò)去的幾十年里，并行NOR模式的內(nèi)存子系統(tǒng)結(jié)構(gòu)使用主機(jī)ASIC以實(shí)現(xiàn)芯片內(nèi)執(zhí)行(XIP)，從而加速啟動(dòng)和存儲(chǔ)器控制器配置，在某些情況下，將代碼映射到DRAM實(shí)現(xiàn)操作系統(tǒng)代碼執(zhí)行。

并行NOR接口之所以廣泛應(yīng)用出自以下幾個(gè)原因。 并行NOR閃存擁有強(qiáng)大的供應(yīng)商體系，ASIC設(shè)計(jì)人員和軟件架構(gòu)設(shè)計(jì)人員也不想使以前的投入付諸東流，這意味著在多年內(nèi)并行NOR閃存不會(huì)退出市場(chǎng)。

但是，目前許多應(yīng)用及市場(chǎng)

需要新的存儲(chǔ)器解決方案。 對(duì)于這些應(yīng)用，多IO SPI是個(gè)極具競(jìng)爭(zhēng)力的替代方案。 業(yè)內(nèi)已對(duì)此投入大量努力以改善接口來(lái)滿足更高性能的應(yīng)用需求。 主機(jī)設(shè)計(jì)人員對(duì)其內(nèi)存子系統(tǒng)需求進(jìn)行評(píng)估，發(fā)現(xiàn)SPI可實(shí)現(xiàn)快速初始存取與高性能脈沖串式模式間的平衡。

雖然并行NOR閃存具有橫向?qū)ぶ饭δ芤詫?shí)現(xiàn)快速初始存取，不過(guò)SPI采用了內(nèi)部多組架構(gòu)，這是無(wú)縫連續(xù)脈沖串應(yīng)用的理想選擇，其中的代碼或數(shù)據(jù)可快速傳輸至DRAM用于主機(jī)控制器存取。 系統(tǒng)設(shè)計(jì)人員現(xiàn)在可以根據(jù)其存儲(chǔ)器子系統(tǒng)架構(gòu)所需在并行和串行接口間加以選擇。

對(duì)于SPI解決方案的適合應(yīng)用，從并行閃存到SPI的切換并不只是作用于閃存。? 由SPI帶來(lái)的若干系統(tǒng)級(jí)優(yōu)勢(shì)如下：

1) 簡(jiǎn)化了ASIC存儲(chǔ)器控制器設(shè)計(jì)，從而降低工程成本并縮短產(chǎn)品上市時(shí)間。
2) 通過(guò)減少約50個(gè)引腳降低了ASIC成本，同時(shí)保留將來(lái)擴(kuò)展到更高容量的可擴(kuò)展性。
3) 通過(guò)減少互連降低了印刷電路板(PCB)成本，且小型SOIC8封裝占用更少電路板空間。 在某些情況下，系統(tǒng)設(shè)計(jì)人員可將六層PCB板簡(jiǎn)化為雙層板。

除了上述系統(tǒng)方面的優(yōu)勢(shì)，SPI閃存組件成本也得到降低：

1) 因減少約50個(gè)焊盤(pán)使得芯片尺寸縮小，此外簡(jiǎn)化了SPI芯片上的外圍邏輯。
?2) 通過(guò)減少約80%引腳數(shù)和封裝材料降低了封裝成本。

SPI另一關(guān)鍵優(yōu)勢(shì)在于，容量的可擴(kuò)展性并不會(huì)增加引腳數(shù)。 并行閃存容量每提升一級(jí)就需增加一個(gè)地址引腳。 通過(guò)SPI的數(shù)據(jù)和I/O結(jié)構(gòu)復(fù)用功能，系統(tǒng)設(shè)計(jì)人員可將其用于更高容量的設(shè)備，無(wú)需專門增加ASIC地址引腳。
例如，不同于并行NOR閃存，從32Mb向64Mb或128Mb遷移SPI設(shè)計(jì)無(wú)需額外的地址引腳。 這使得客戶電路板設(shè)計(jì)的容量遷移更為便捷，并能夠向應(yīng)用程序代碼加入更多功能。

設(shè)計(jì)周期推動(dòng)SPI應(yīng)用

使用多I/O SPI可以更輕松地構(gòu)建新功能，突顯獨(dú)創(chuàng)與創(chuàng)新。? 通過(guò)減少引腳數(shù)，系統(tǒng)設(shè)計(jì)人員不斷尋求新的方式來(lái)利用高性能SPI設(shè)備進(jìn)行創(chuàng)新并使系統(tǒng)應(yīng)用價(jià)值得到提升。

快速設(shè)計(jì)周期和不斷降低系統(tǒng)成本是消費(fèi)類產(chǎn)品領(lǐng)域的熱點(diǎn)。 是否選用創(chuàng)新的存儲(chǔ)器子系統(tǒng)，地區(qū)因素占很大比重。 中國(guó)的OEM和ODM廠商會(huì)在原型設(shè)計(jì)中裝配許多消費(fèi)類系統(tǒng)級(jí)芯片(SoC)設(shè)計(jì)成品（如數(shù)字電視ASIC），產(chǎn)品則銷往本地和出口市場(chǎng)。 為滿足消費(fèi)類產(chǎn)品市場(chǎng)對(duì)最高性價(jià)比的需求，上述地區(qū)的設(shè)計(jì)人員已接受并采納了SPI。

消費(fèi)類產(chǎn)品領(lǐng)域中的應(yīng)用得益于SPI的例子有許多：
1)?替代并行NOR接口后只需更少的ASIC引腳，數(shù)字電視設(shè)計(jì)人員使用節(jié)約下來(lái)的引腳另外增加了一個(gè)HDMI端口。
2)?多功能打印機(jī)利用1個(gè)8針SOIC封裝的SPI接口，降低了印刷電路板的成本。
3)?機(jī)頂盒的應(yīng)用從大部分XIP模式遷移到引導(dǎo)XIP 和DRAM請(qǐng)求頁(yè)面調(diào)度模式。
4)?數(shù)碼相機(jī)降低了ASIC封裝成本低并減少了引腳，同時(shí)縮小了PCB和存儲(chǔ)器子系統(tǒng)。

除了基于架構(gòu)的考慮，許多ASIC設(shè)計(jì)人員的選擇單純?yōu)榻档虯SIC成本，將SPI引腳減少帶來(lái)的節(jié)約優(yōu)勢(shì)傳遞給最終用戶。

SPI接口發(fā)展前景

設(shè)計(jì)人員總是不想使以前的投入付諸東流。 未來(lái)SPI存儲(chǔ)器總線的推廣將提升性能以滿足新的應(yīng)用需求，同時(shí)提供向下兼容模式，以確保無(wú)縫遷移到創(chuàng)新的SPI存儲(chǔ)器子系統(tǒng)。

本文是對(duì)多I/O SPI閃存緣何能夠提升性能以及降低成本的一些見(jiàn)解。? 設(shè)計(jì)工程師應(yīng)關(guān)注新型閃存接口并探索其他提升系統(tǒng)性能、減少引腳數(shù)量以及降低整體系統(tǒng)成本的可能方案。

Kevin Widmer是Spansion的戰(zhàn)略營(yíng)銷總監(jiān)。 Widmer擁有20年的業(yè)內(nèi)資深經(jīng)驗(yàn)，他最近就任Spansion 和 Micron Technology在無(wú)線和嵌入式應(yīng)用全球技術(shù)與戰(zhàn)略營(yíng)銷方面的總監(jiān)和高管職位。 他曾獲得18項(xiàng)關(guān)于半導(dǎo)體存儲(chǔ)器架構(gòu)方面的美國(guó)專利。Widmer擁有工商管理碩士學(xué)位，以及佛羅里達(dá)大西洋大學(xué)的電子工程和物理學(xué)理學(xué)學(xué)士學(xué)位。