引言

　　直接數(shù)字合成(Direct Digital Synthesis-DDS)是近年來(lái)新的電子技術(shù)。DDS系統(tǒng)一個(gè)顯著的特點(diǎn)就是在數(shù)字處理器的控制下能夠精確而快速地處理頻率和相位。除此之外，DDS的固有特性還包括：相當(dāng)好的頻率和相位分辨率(頻率的可控范圍達(dá)μHz級(jí)，相位控制小于0.09°)，能夠進(jìn)行快速的信號(hào)變換(輸出DAC的轉(zhuǎn)換速率百萬(wàn)次/秒)。

　　基于直接數(shù)字頻率合成(DDS)原理，采用AD9851型DDS器件設(shè)計(jì)一個(gè)信號(hào)發(fā)生器，實(shí)現(xiàn)50 Hz~60 MHz范圍內(nèi)的正弦波輸出。通過(guò)功率放大，在50Ω負(fù)載的情況下，該信號(hào)發(fā)生器在50 Hz~10 MHz范圍內(nèi)輸出穩(wěn)定正弦波，電壓峰峰值為0~5V±0.3V.

　　1 AD9851集成芯片簡(jiǎn)介

　　AD9851是在AD9850的基礎(chǔ)上，做了一些改進(jìn)以后生成的具有新功能的DDS芯片。AD9851相對(duì)于AD9850的內(nèi)部結(jié)構(gòu)，只是多了一個(gè)6倍參考時(shí)鐘倍乘器，當(dāng)系統(tǒng)時(shí)鐘為180MHz時(shí)，在參考時(shí)鐘輸入端，只需輸入30 MHz的參考時(shí)鐘即可。AD9851是由數(shù)據(jù)輸入寄存器、頻率/相位寄存器、具有6倍參考時(shí)鐘倍乘器的DDS芯片、10位的模/數(shù)轉(zhuǎn)換器、內(nèi)部高速比較器這幾個(gè)部分組成。其中具有6倍參考時(shí)鐘倍乘器的DDS芯片是由32位相位累加器、正弦函數(shù)功能查找表、D/A變換器以及低通濾波器集成到一起。這個(gè)高速DDS芯片時(shí)鐘頻率可達(dá)180MHz,輸出頻率可達(dá)70 MHz,分辨率為0.04Hz.

　　AD9851可以產(chǎn)生一個(gè)頻譜純凈、頻率和相位都可編程控制且穩(wěn)定性很好的模擬正弦波，這個(gè)正弦波能夠直接作為基準(zhǔn)信號(hào)源，或通過(guò)其內(nèi)部高速比較器轉(zhuǎn)換成標(biāo)準(zhǔn)方波輸出，作為靈敏時(shí)鐘發(fā)生器來(lái)使用。

　　AD9851的各引腳功能如圖1所示。

?

　　D0~D7:8位數(shù)據(jù)輸入口，可給內(nèi)部寄存器裝入40位控制數(shù)據(jù)。

　　PGND:6倍參考時(shí)鐘倍乘器地。

　　PVCC:6倍參考時(shí)鐘倍乘器電源。

　　W-CLK:字裝入信號(hào)，上升沿有效。

　　FQ-UD:頻率更新控制信號(hào)，時(shí)鐘上升沿確認(rèn)輸入數(shù)據(jù)有效。

　　FREFCLOCK:外部參考時(shí)鐘輸入。

　　CMOS/TTL脈沖序列可直接或間接地加到6倍參考時(shí)鐘倍乘器上。在直接方式中，輸入頻率即是系統(tǒng)時(shí)鐘;在6倍參考時(shí)鐘倍乘器方式，系統(tǒng)時(shí)鐘為倍乘器輸出。

　　AGND:模擬地。

　　AVDD:模擬電源(+5 V)。

　　DGND:數(shù)字地。

　　DVDD:數(shù)字電源(+5 V)。

　　RSET、DAC:外部復(fù)位連接端。

　　VOUTN:內(nèi)部比較器負(fù)向輸出端。

　　VOUTP:內(nèi)部比較器正向輸出端。

　　VINN:內(nèi)部比較器的負(fù)向輸入端。

　　VINP:內(nèi)部比較器的正向輸入端。

　　DACBP:DAC旁路連接端。

　　IOUTB:"互補(bǔ)"DAC輸出。

　　IOUT:內(nèi)部DAC輸出端。

　　RESET:復(fù)位端。低電平清除DDS累加器和相位延遲器為0 Hz和0相位，同時(shí)置數(shù)據(jù)輸入為串行模式以及禁止6倍參考時(shí)鐘倍乘器工作。

　　2 系統(tǒng)硬件設(shè)計(jì)

　　2.1 設(shè)計(jì)方案

　　本設(shè)計(jì)方案采用AD9851芯片的并行數(shù)據(jù)模式，系統(tǒng)框圖如圖2所示。系統(tǒng)包含單片機(jī)電路、AD9851芯片、低通濾波器電路、功率放大電路以及信號(hào)輸出電路共5部分。其中單片機(jī)電路部分選用通用的51系列單片機(jī)AT89S52,外部晶振頻率為12 MHz.低通濾波器電路選用無(wú)源濾波器來(lái)進(jìn)行設(shè)計(jì)，由于本設(shè)計(jì)最高輸出頻率為30 MHz,所以低通濾波器的截止頻率在40 MHz左右。基準(zhǔn)時(shí)鐘采用貼片封裝30.000 0 MHz有源晶振，為AD9851芯片提供高穩(wěn)定度，高精確度的信號(hào)源。

?

　　2.2 低通濾波器電路的設(shè)計(jì)

　　低通濾波器電路采用2階LC橢圓低通濾波器，能有效抑制DDS的輸出雜散。電路如圖3所示。

?

　　2.3 功率放大電路的設(shè)計(jì)

　　功率放大電路采用AD828寬頻帶運(yùn)放芯片。AD628內(nèi)部集成兩個(gè)運(yùn)算放大器，供電方式有雙電源供電和單電源供電兩種，特別適合于高頻信號(hào)的變換與傳輸。本設(shè)計(jì)中為了提高信號(hào)峰峰值的輸出幅度，芯片電源采用雙電源正負(fù)10 V直流電源。這樣可以保證在10 MHz的帶寬內(nèi)得到一個(gè)相對(duì)較高的電壓幅度。