如圖3所示，F(xiàn)PGA的4個接口0、1、2、3與4條通信鏈路通過MII（Media Independent Interface）方式連接。FPGA的4個接口分為2組，接口0和接口1為1組，接口2和接口3為1組，兩組的邏輯相同。現(xiàn)以接口0和接口1說明冗余的切換方式：

(1)FPGA復(fù)位狀態(tài)為接口；

(2)運行過程中，通信鏈路1狀態(tài)不正常，冗余鏈路1正常，接口1切換為接口0；

(3)冗余鏈路1正常時，通信鏈路1恢復(fù)正常，此時不切換，還是連接接口1；

(4)冗余鏈路1不正常，通信鏈路1恢復(fù)正常，接口2切換為接口1運行。

接口2和接口3的切換方式與接口0和接口1的切換方式相同。

在FPGA實現(xiàn)過程中，主要是通過判別兩個接口的PHY（Physical Layer）的數(shù)據(jù)連接信號（linkmii）和數(shù)據(jù)有效信號（rx_dv）判斷鏈路的狀態(tài)。其中，接口0的數(shù)據(jù)連接信號為linkmii0，數(shù)據(jù)有效信號為rx_dv0，接口1的數(shù)據(jù)連接信號為linkmii1，數(shù)據(jù)有效信號為rx_dv1。因為PHY在數(shù)據(jù)傳輸過程中，rx_dv信號只在數(shù)據(jù)有效時拉高，因此，需要檢測時間閾值（cnt_time0、cnt_time1），即兩次rx_dv時間差，超過時間閾值(cnt_time0=1、cnt_time1=1)認為此接口無數(shù)據(jù)連接。接口0和接口1的切換條件判斷為：

(1)當linkmii0為低，linkmii1為高，選擇為接口0；

(2)當linkmii0為高，linkmii1為低，選擇為接口1；

(3)以前狀態(tài)為接口1，當linkmii0為低，linkmii1為低，rx_dv0=1，cnt_time0=0，則選擇為接口0；

(4)以前狀態(tài)為接口1，當linkmii0為低，linkmii1為低，rx_dv1=1，cnt_time1=0，則選擇為接口0；

(5)以前狀態(tài)為接口0，當linkmii0為低，linkmii1為低，rx_dv1=1，cnt_time0=1，則選擇為接口0；

(6)以前狀態(tài)為接口1，當linkmii0為低，linkmii1為低，rx_dv0=1，cnt_time1=1，則選擇為接口0。

接口2和接口3的切換選擇邏輯與此類似。

4 功能測試

為了驗證此鏈路冗余方法的可行性，搭建了以ALTERA公司的Cyclone III EP3C40E484i為核心的測試系統(tǒng)，此芯片有332個IO管腳，39 600個LE，可滿足設(shè)計的要求。根據(jù)FPGA實現(xiàn)冗余鏈路的要求，現(xiàn)根據(jù)測試圖型將測試敘述如下：

(1)圖4中，0時刻前為通信鏈路和冗余鏈路都沒有連接到冗余卡上（linkmii0=1，linkmii1=1），此時默認選擇接口0，0時刻后冗余鏈路連接到冗余卡上（linkmii1=0，linkmii0=1），此時切換為接口1。

(2)圖5中，0時刻前為冗余鏈路連接到冗余卡上（linkmii1=0，linkmii0=1），通道選擇為接口1，0時刻后，冗余鏈路從冗余卡上斷開（linkmii1=1，linkmii0=1），此時通道回到默認接口1。

(3)圖6中，0時刻前為通信鏈路與冗余鏈路都連接到冗余卡上（linkmii0=0，linkmii1=0），通道選擇為接口1，但此時通信鏈路有數(shù)據(jù)有效信號（rx_dv0=1），冗余鏈路沒有數(shù)據(jù)有效信號（rx_dv1=0），此時通道切換到接口0。

(4)圖7中，0時刻前為通信鏈路與冗余鏈路都連接到冗余卡上（linkmii0=0，linkmii1=0），通道選擇為接口0，但此時冗余鏈路有數(shù)據(jù)有效信號（rx_dv1=1），通信鏈路沒有數(shù)據(jù)有效信號（rx_dv0=0），此時通道切換到接口1。

5 結(jié)論

本文首先介紹EtherCAT的基本原理，以增加EtherCAT系統(tǒng)穩(wěn)定性和可維護性為出發(fā)點，給出了基于FPGA的EtherCAT鏈路原理，設(shè)計通過FPGA實現(xiàn)主站與從站、從站與從站之間的通信鏈路與冗余鏈路的自動切換，從而實現(xiàn)EtherCAT的鏈路冗余。通過測試驗證此方法的可行性，增加了EtherCAT 系統(tǒng)的可靠性與可維護性。