模擬開(kāi)關(guān)主要是完成信號(hào)鏈路中的信號(hào)切換功能。采用MOS管的開(kāi)關(guān)方式實(shí)現(xiàn)了對(duì)信號(hào)鏈路關(guān)斷或者打開(kāi)；由于其功能類似于開(kāi)關(guān)，而用模擬器件的特性實(shí)現(xiàn)，成為模擬開(kāi)關(guān)。

模擬開(kāi)關(guān)在電子設(shè)備中主要起接通信號(hào)或斷開(kāi)信號(hào)的作用。由于模擬開(kāi)關(guān)具有功耗低、速度快、無(wú)機(jī)械觸點(diǎn)、體積小和使用壽命長(zhǎng)等特點(diǎn)，因而，在自動(dòng)控制系統(tǒng)和計(jì)算機(jī)中得到了廣泛應(yīng)用

由于采用了MOS管的開(kāi)斷性能，模擬開(kāi)關(guān)回路可以實(shí)現(xiàn)較高的關(guān)斷阻抗，一般是兆歐姆以上的關(guān)斷阻抗；和很低的導(dǎo)通阻抗，一般為幾個(gè)歐姆級(jí)別，因此可以很好的實(shí)現(xiàn)信號(hào)鏈路切換和斷開(kāi)隔離的作用。根據(jù)應(yīng)用需求不同；模擬開(kāi)關(guān)可以分為音頻模擬開(kāi)關(guān)、視頻模擬開(kāi)關(guān)、數(shù)字開(kāi)關(guān)、通用模擬開(kāi)關(guān)等。

多路模擬開(kāi)關(guān)

是從多個(gè)模擬輸入信號(hào)中切換選擇所需輸入通道模擬輸入信號(hào)電路。場(chǎng)效應(yīng)晶體管作為模擬開(kāi)關(guān)而得到廣泛應(yīng)用。其優(yōu)點(diǎn)是工作速度可達(dá)10的6次方次/3，導(dǎo)通電阻低（5~25歐），截止電阻高達(dá)10的10次方歐。

研究表明：只有正確選擇多路開(kāi)關(guān)的種類，注意多路開(kāi)關(guān)與相關(guān)電路的合理搭配與協(xié)調(diào)，保證各電路單元有合適的工作狀態(tài)，才能充分發(fā)揮多路開(kāi)關(guān)的性能，甚至彌補(bǔ)某性能指標(biāo)的欠缺，收到預(yù)期的效果。目前市場(chǎng)上的多路開(kāi)關(guān)以CMOS電路為主。

模擬開(kāi)關(guān)是一種三穩(wěn)態(tài)電路，它可以根據(jù)選通控制的電平，決定輸入與輸出的連接狀態(tài)。當(dāng)選通控制處在使能狀態(tài)時(shí)，輸出端與輸入端是導(dǎo)通狀態(tài)的；當(dāng)選通控制處在非使能狀態(tài)時(shí)，輸出與輸入是阻斷狀態(tài)時(shí)，此時(shí)，無(wú)論輸入信號(hào)如何變化，模擬開(kāi)關(guān)輸出均呈高阻狀態(tài)。

最基本的模擬開(kāi)關(guān)結(jié)構(gòu)如下圖所示：

其中，Q1為N溝通JFET（JunctionField-Effect Transistor，結(jié)型場(chǎng)效應(yīng)晶體管），當(dāng)VGS=0時(shí)，源極與漏極之間是導(dǎo)通的，如下圖所示：

此時(shí)的電路等效如下圖所示：

其中，電阻RDS（ON）表示N溝通JFET導(dǎo)通時(shí)的漏-源導(dǎo)通電阻rDS（on）（Static Drain Source On Resistance），也是模擬開(kāi)關(guān)的通態(tài)電阻RON（”O(jiān)N” Resistance），此時(shí)負(fù)載RL兩端的電壓如下式：

對(duì)于多通道的模擬開(kāi)關(guān)芯片，每個(gè)通道都有一個(gè)通態(tài)電阻RON，這些通態(tài)電阻之間的差值稱為ΔRON（Δ”O(jiān)N” Resistance Between any two switches）。

模擬開(kāi)關(guān)有一個(gè)最大開(kāi)關(guān)電流，即飽和漏極電流IDSS（Zero Gate voltage Drain Current），但有些數(shù)據(jù)手冊(cè)中沒(méi)有這個(gè)參數(shù)，一般在幾百毫安以內(nèi)。

當(dāng)柵-源電壓VGS《VGS（OFF）（柵-源夾斷電壓，一般在-1V～-10V）時(shí)，源極與漏極之間是斷開(kāi)的，如下圖所示：

此時(shí)電路等效如下：

其中，電阻RDS（OFF）表示模擬開(kāi)關(guān)斷開(kāi)時(shí)呈現(xiàn)的阻值，應(yīng)足以達(dá)到抑制相鄰兩個(gè)信號(hào)鏈路相互干擾，此時(shí)負(fù)載RL兩端的電壓如下式：

我們通常將模擬開(kāi)關(guān)表示如下圖所示：

其中，O/C表示模擬開(kāi)關(guān)控制引腳（Open/Close）

用P溝通JFET也可以組成模擬開(kāi)關(guān)，但目前最常用的還是用MOSFET構(gòu)成的開(kāi)關(guān)，因?yàn)镸OS技術(shù)是大規(guī)模數(shù)字集成電路的基礎(chǔ)，這樣可以在同一工藝下將模擬與數(shù)字功能實(shí)現(xiàn)在同一塊芯片上，如下所示：

但是，無(wú)論是JFET或MOS構(gòu)成的模擬開(kāi)關(guān)，它們導(dǎo)通時(shí)漏-源通態(tài)電阻RDS（ON）都與柵-源電壓VGS有關(guān)，而在輸入信號(hào)Ui的變化過(guò)程中，VGS也是一直隨之變化的，如下圖所示：

在信號(hào)的傳輸過(guò)程中，真正施加在MOS管柵-源兩極的電壓VGS=-（15V-UO），而UO是與Ui相關(guān)的，如果輸入信號(hào)Ui足夠大的話，甚至?xí)谛盘?hào)傳輸過(guò)程中將MOS管關(guān)斷，這顯然不是我們想要的結(jié)果，因?yàn)槲覀兊哪繕?biāo)是得到一個(gè)恒定的（或比較恒定的）導(dǎo)通電阻RON。我們當(dāng)然也希望導(dǎo)通電阻越小越好，但是在很多應(yīng)用中，模擬開(kāi)關(guān)的恒定通態(tài)電阻（導(dǎo)電率）是最重要的，也就是通態(tài)阻抗平坦度RDS（flat），因?yàn)樗P(guān)乎輸出電壓的精度。

比如，用高精度ADC（模數(shù)轉(zhuǎn)換器）進(jìn)行多路電壓信號(hào)采集時(shí)，模擬開(kāi)關(guān)的導(dǎo)通電阻RON不必強(qiáng)制要求有多小，但只要它們的導(dǎo)通電阻RON是恒定的，可以在算法上將其帶來(lái)的誤差清除。

用一對(duì)互補(bǔ)MOSFET（即CMOS）即可消除這些缺點(diǎn)，它的結(jié)構(gòu)如下圖所示：

當(dāng)O/C控制引腳為高電平時(shí)，Q1（PMOS）因柵-源電壓VGS《VGS（ON）而導(dǎo)通（PMOS的導(dǎo)通閾值為負(fù)電壓），同樣，Q2（NMOS）因柵-源電壓VGS》VGS（ON）而導(dǎo)通（NMOS的導(dǎo)通閾值為正電壓），如下圖所示：

此時(shí)模擬開(kāi)關(guān)的導(dǎo)通電阻為兩個(gè)MOS管導(dǎo)通電阻RDS（ON）的并聯(lián)，它們的特性曲線如下圖所示：

NMOS管在信號(hào)比較低時(shí)的導(dǎo)通電阻較小，而PMOS管則在輸入信號(hào)較高時(shí)的導(dǎo)通電阻較小，兩個(gè)電阻并聯(lián)后，則在整個(gè)信號(hào)的有效范圍內(nèi)都比較低。

當(dāng)O/C控制引腳為低電平時(shí)，兩個(gè)MOS管均為阻斷狀態(tài)，如下圖所示：

有些數(shù)據(jù)手冊(cè)也會(huì)給出這個(gè)導(dǎo)通電阻的信息，如下圖所示：（來(lái)自intersil的CD4051數(shù)據(jù)手冊(cè)）

這種基本的結(jié)構(gòu)也叫做傳輸柵，有些規(guī)格書中以下面的符號(hào)表示：

比如，CD4066的原理框圖如下所示：（下圖來(lái)自UTC的CD4066數(shù)據(jù)手冊(cè)）

既然模擬開(kāi)關(guān)由MOS管構(gòu)成，自然也有相應(yīng)頻率響應(yīng)的最大值，這個(gè)值通常可以達(dá)到數(shù)十兆，它包含兩種情況：即開(kāi)關(guān)分別在導(dǎo)通狀態(tài)下與阻斷狀態(tài)下頻率響應(yīng)。開(kāi)關(guān)在導(dǎo)通狀態(tài)下的頻率響應(yīng)（FrequencyResponse-Switch “ON”）比較好理解，就是在模擬開(kāi)關(guān)導(dǎo)通狀態(tài)下，信號(hào)能夠通過(guò)的最大頻率，那么阻斷狀態(tài)下的頻率響應(yīng)又是個(gè)神馬東西？如下圖所示：（以下均來(lái)自UTC的模擬開(kāi)關(guān)CD4066數(shù)據(jù)手冊(cè)）

其中，F(xiàn)eedthrough –Switch “OFF”表示在模擬開(kāi)關(guān)阻斷狀態(tài)下的饋通頻率，我們看看Fig.4的測(cè)試電路圖，如下所示：

上圖已經(jīng)說(shuō)了，當(dāng)VCON=VSS（即模擬開(kāi)關(guān)阻斷時(shí)）時(shí)，電路用來(lái)測(cè)試饋通（Feedthrough）狀態(tài)下的頻率響應(yīng)。理論上，在模擬開(kāi)關(guān)阻斷狀態(tài)下，無(wú)論有沒(méi)有輸入信號(hào)VIS，其相應(yīng)的輸出VOS是不會(huì)有輸出的，但是MOS管本身是有寄生電容的（如上表中的CIO，也稱為CDS，即漏極-源極電容），在關(guān)斷狀態(tài)下如果輸入信號(hào)頻率超過(guò)一定值，那信號(hào)就阻斷不了了，它會(huì)通過(guò)電容CIO以高頻耦合的方式通過(guò)開(kāi)關(guān)，使得開(kāi)關(guān)呈現(xiàn)導(dǎo)通狀態(tài)。如下圖所示：

還有一個(gè)參數(shù)是控制引腳的最大開(kāi)關(guān)頻率（Maximum Control Input），一般我們說(shuō)模擬開(kāi)關(guān)的速度就是指這個(gè)參數(shù)，而不是上面提到的頻率響應(yīng)的最大值。它的測(cè)試電路如下所示：

模擬開(kāi)關(guān)芯片有多個(gè)通道時(shí)，通道與通道間也會(huì)有信號(hào)的串?dāng)_，這與PCB板走線串?dāng)_是同樣的道理，如下圖所示：

它是指沒(méi)有輸入信號(hào)的選通通道（下側(cè)）接收到來(lái)自相鄰?fù)ǖ溃ㄉ蟼?cè)）信號(hào)引起的干擾，即VOS（2），注意表格中的測(cè)試條件：下側(cè)的VCON（2）=VSS不是0，而是5V，也就是選通狀態(tài)。