電路功能與優(yōu)勢

圖1所示電路是一款基于超低噪聲差分放大器驅(qū)動(dòng)器ADL5562 和16位、250 MSPS模數(shù)轉(zhuǎn)換器 AD9467 的寬帶接收機(jī)前端。

三階巴特沃茲抗混疊濾波器根據(jù)放大器和ADC的性能與接口要求進(jìn)行優(yōu)化。濾波器網(wǎng)絡(luò)和其它組件引起的總插入損耗僅有1.8 dB。

電路整體的1 dB通帶平坦度為152 MHz， 。120 MHz模擬輸入下測得的SNR和SFDR分別為72.6 dBFS和82.2 dBc。

圖1. 16位、250 MSPS寬帶接收機(jī)前端（原理示意圖：未顯示去耦和所有連接），增益、損耗和信號(hào)電平在10 MHz下測量

電路描述

該電路接受單端輸入，并利用寬帶寬（3 GHz） M/A-COM ECT1- 1-13M 1:1變壓器將其轉(zhuǎn)換為差分形式。3.3 GHz差分放大器ADL5562以6 dB的增益工作時(shí)，差分輸入阻抗為400 Ω；以12 dB的增益工作時(shí)，差分輸入阻抗為200 Ω。它還提供15.5 dB的增益選項(xiàng)。

ADL5562是AD9467的理想驅(qū)動(dòng)器，經(jīng)過低通濾波器一直到ADC的全差分架構(gòu)可提供良好的高頻共模抑制性能，并能使二階失真產(chǎn)物最小。根據(jù)輸入連接的不同，ADL5562提供6 dB或12 dB的增益。本電路使用6 dB的增益來補(bǔ)償濾波器網(wǎng)絡(luò)和變壓器的插入損耗（約1.8 dB），總信號(hào)增益為3.9 dB。

+6.0 dBm的輸入信號(hào)在ADC輸入端產(chǎn)生2 V p-p滿量程差分信號(hào)。

抗混疊濾波器是采用標(biāo)準(zhǔn)濾波器設(shè)計(jì)程序設(shè)計(jì)的三階巴特沃茲濾波器。選擇巴特沃茲濾波器的原因是它能在通帶內(nèi)提供平坦的響應(yīng)。三階濾波器產(chǎn)生的交流噪聲帶寬比為1.05，可以借助多款免費(fèi)濾波器程序進(jìn)行設(shè)計(jì)，例如Nuhertz Technologies Filter Free（www.nuhertz/filter）或Quite Universal Circuit Simulator （Qucs） Free Simulation（www.qucs.sourceforge.net）等。

為實(shí)現(xiàn)最佳性能，ADL5562應(yīng)加載一個(gè)200 Ω的凈差分負(fù)載。15 Ω串聯(lián)電阻將濾波器電容與放大器輸出端隔離，243 Ω電阻與下游阻抗并聯(lián)，加上30 Ω串聯(lián)電阻后，產(chǎn)生203 Ω的凈負(fù)載阻抗。

與ADC輸入端串聯(lián)的20 Ω電阻將內(nèi)部開關(guān)瞬變與濾波器和放大器隔離。與ADC并聯(lián)的511 Ω電阻用于降低ADC的輸入阻抗，使其性能更容易預(yù)測。

三階巴特沃茲濾波器的設(shè)計(jì)參數(shù)如下：源阻抗38.6 Ω，負(fù)載阻抗269 Ω，3 dB帶寬為180 MHz。程序計(jì)算的值如圖1所示。選擇的濾波器無源組件值是最接近程序計(jì)算值的標(biāo)準(zhǔn)值。

圖2. 三階差分巴特沃茲濾波器設(shè)計(jì)：ZS = 38.6 Ω，ZL = 269 Ω， FC = 180 MHz

第二并聯(lián)電容的值減去ADC的3.5 pF內(nèi)部電容，得到32.29 pF的值。在本電路中，該電容是利用兩個(gè)連接到地的62 pF電容來實(shí)現(xiàn)，如圖1所示。這能夠達(dá)到同樣的濾波效果，并提供一定的交流共模抑制。

系統(tǒng)性能的測量結(jié)果總結(jié)于表1，其中3 dB帶寬為152 MHz。該網(wǎng)絡(luò)的總插入損耗約為2 dB。帶寬響應(yīng)如圖3所示，SNR和SFDR性能如圖4所示。

圖3. 通帶平坦度性能與頻率的關(guān)系

圖4. SNR/SFDR性能與頻率的關(guān)系

圖5. 差分放大器/ADC與低通濾波器的一般接口

濾波器和接口設(shè)計(jì)程序

本部分說明放大器/ADC與濾波器的接口設(shè)計(jì)的一般方法。為了實(shí)現(xiàn)最佳性能（帶寬、SNR、SFDR等），必須考慮放大器和ADC對該一般電路的一些設(shè)計(jì)限制：

放大器應(yīng)具有數(shù)據(jù)手冊針對最佳性能而推薦的合適直流負(fù)載。

放大器與濾波器提供的負(fù)載之間必須使用大小合適的串聯(lián)電阻，這是為了防止通帶中出現(xiàn)不合需要的峰化現(xiàn)象。

ADC的輸入應(yīng)通過外部并聯(lián)電阻降低，并且應(yīng)使用合適的串聯(lián)電阻將ADC與濾波器隔離。此串聯(lián)電阻也能降低峰化。

圖5所示的一般化電路適用于大多數(shù)高速差分放大器/ADC接口，將用作討論的基礎(chǔ)。這種設(shè)計(jì)方法利用多數(shù)高速ADC相對較高的輸入阻抗和驅(qū)動(dòng)源（放大器）相對較低的阻抗，通?？梢宰畲蟪潭鹊亟档蜑V波器的插入損耗。

基本設(shè)計(jì)流程如下：

選擇ADC外部端接電阻RTADC，使得RTADC 和RADC 的并聯(lián)阻抗介于200 Ω和400 Ω之間。

根據(jù)經(jīng)驗(yàn)和/或ADC數(shù)據(jù)手冊建議選擇RKB ，通常在5 Ω與36 Ω之間。

通過下式計(jì)算濾波器負(fù)載阻抗：

ZAAFL = RTADC || （RADC + 2RKB）

選擇放大器外部串聯(lián)電阻RA。如果放大器差分輸出阻抗在100 Ω至200 Ω之間，則RA。應(yīng)小于10 Ω。如果放大器輸出阻抗為12 Ω或更小，則RA。應(yīng)介于5 Ω和36 Ω之間。

選擇RTAMP ，使得放大器的總負(fù)載ZAL對于所選的特定差分放大器是最佳的，計(jì)算公式如下：

ZAL = 2RA + （ZAAFL || 2RTAMP）

計(jì)算濾波器源阻抗：

ZAAFS = 2RTAMP || （ZO + 2RA）

利用濾波器設(shè)計(jì)程序或表格，以及源阻抗ZAAFS 、負(fù)載阻抗ZAAFL、濾波器類型、帶寬、階數(shù)等，設(shè)計(jì)濾波器。帶寬應(yīng)比采樣速率的一半高大約40%，以確保DC至fs/2頻率范圍內(nèi)的平坦度足夠好。

程序產(chǎn)生的最終并聯(lián)電容值應(yīng)減去ADC內(nèi)部電容CADC。程序會(huì)給出差分并聯(lián)電容的值CSHUNT2 ，最終共模并聯(lián)電容為CAAF2 = 2（CSHUNT2 – CADC）。

完成上述初步計(jì)算后，應(yīng)快速檢查一下電路的下列項(xiàng)目。

CAAF2的值應(yīng)比 CADC大好幾倍，至少應(yīng)為10 pF。這是為了最大程度地降低濾波器對 CADC變化的敏感度。

ZAAFL 與 ZAAFS 的比值應(yīng)等于或小于7左右，使得該濾波器在大多數(shù)濾波器表格和設(shè)計(jì)程序的限制以內(nèi)。

CAAF1的值至少應(yīng)為5 pF，以便最大程度地降低濾波器對寄生電容和組件變化的敏感度。

電感 LAAF的值應(yīng)合理，至少應(yīng)有數(shù)nH。

某些情況下，濾波器設(shè)計(jì)程序提供的解決方案可能不止一個(gè)，特別是對于高階濾波器。此時(shí)應(yīng)選擇組件值組合最為合理的一種解決方案。此外，所選的配置應(yīng)結(jié)束于并聯(lián)電容，以便能與ADC輸入電容結(jié)合。

電路優(yōu)化技術(shù)和權(quán)衡

該接口電路的參數(shù)相互影響，因此，幾乎無法優(yōu)化電路的所有關(guān)鍵特性（帶寬、帶寬平坦度、SNR、SFDR、增益等）。然而，通過改變 RA 和 RKB，可以最大程度地降低通常出現(xiàn)在帶寬響應(yīng)中的峰化。

請注意圖6中通帶峰化如何隨著輸出串聯(lián)電阻RA的值提高而降低。但是，此電阻的值越高，信號(hào)衰減就越大，放大器必須驅(qū)動(dòng)更大的信號(hào)以填充ADC的滿量程輸入范圍。

RA 的值也會(huì)影響SNR性能。較大的值一方面會(huì)降低帶寬峰化，但另一方面，往往也會(huì)略微提高SNR，因?yàn)轵?qū)動(dòng)ADC滿量程所需的信號(hào)電平更高。

ADC輸入端串聯(lián)電阻RKB的選擇應(yīng)能最大程度地降低ADC內(nèi)部采樣電容的任何殘余電荷注入引起的失真。提高此電阻往往也會(huì)降低帶寬峰化。

但是，提高 RKB 會(huì)使信號(hào)衰減增大，放大器必須驅(qū)動(dòng)更大的信號(hào)以填充ADC的輸入范圍。優(yōu)化通帶平坦度的另一個(gè)辦法是少許改變?yōu)V波器并聯(lián)電容CAAF2。

ADC輸入端接電阻RTADC的選擇一般應(yīng)使ADC凈輸入阻抗介于200 Ω和400 Ω之間。降低其值會(huì)降低ADC輸入電容的影響，并且可能使濾波器設(shè)計(jì)更加穩(wěn)定，但不利的一面是會(huì)增大電路的插入損耗。提高其值也會(huì)降低峰化。

圖6. 通帶平坦度性能與放大器輸出串聯(lián)電阻RA的關(guān)系

要在這些因素之間取得平衡可能比較困難。本設(shè)計(jì)對每個(gè)參數(shù)一視同仁，因此，所選的值代表了所有設(shè)計(jì)特點(diǎn)的接口性能。某些設(shè)計(jì)中，根據(jù)系統(tǒng)要求，可能會(huì)選擇不同的值，以便優(yōu)化SFDR、SNR或輸入驅(qū)動(dòng)電平。

本設(shè)計(jì)的SFDR性能取決于兩個(gè)因素：圖1所示的放大器和ADC接口組件值，以及AD9467通過內(nèi)部寄存器的內(nèi)部前端緩沖偏置電流設(shè)置。表1和圖4所示的最終SFDR性能數(shù)值是在按照AD9467數(shù)據(jù)手冊所述優(yōu)化SFDR之后獲得的。

該特定設(shè)計(jì)中可以權(quán)衡的另一個(gè)因素是ADC滿量程設(shè)置。對于利用此設(shè)計(jì)（優(yōu)化SFDR）獲得的數(shù)據(jù)，ADC滿量程差分輸入電壓設(shè)置為2 V p-p。滿量程輸入范圍變?yōu)?.5 V p-p可以使SNR性能提高大約1.5 dB，但會(huì)略微降低SFDR性能。輸入范圍由載入AD9467內(nèi)部寄存器的值設(shè)置，詳情參見數(shù)據(jù)手冊。

注意，本設(shè)計(jì)中的信號(hào)通過0.1 μF電容交流耦合，以便抑制放大器、其端接電阻與ADC輸入端之間的共模電壓。有關(guān)共模電壓的更多信息，請參閱AD9467數(shù)據(jù)手冊。

無源組件和PCB寄生效應(yīng)考慮

該電路或任何高速電路的性能都高度依賴于適當(dāng)?shù)腜CB布局，包括但不限于電源旁路、受控阻抗線路（如需要）、組件布局、信號(hào)布線以及電源層和接地層。有關(guān)高速ADC和放大器的PCB布局布線詳細(xì)信息，請參閱教程MT-031 和 MT-101。

濾波器中的無源組件應(yīng)使用低寄生效應(yīng)的表貼電容、電感和電阻。所選的電感為Coilcraft 0603CS系列。濾波器使用的表貼電容為5%、C0G、0402型，以確保穩(wěn)定性和精度。

常見變化

針對要求較窄帶寬、較低功耗的應(yīng)用，可以使用差分放大器 ADL5561 。ADL5561的帶寬為2.9 GHz，功耗僅40 mA。如果要求更低的功耗和帶寬，也可以使用ADA4950-1 ，其帶寬為1 GHz，功耗僅10 mA。如需更高的帶寬，可以使用6 GHz差分放大器ADL5565，它與上述器件引腳兼容。

電路評估與測試

本電路使用修改的AD9467-250EBZ 電路板和基于 HSC-ADC-EVALCZ FPGA的數(shù)據(jù)采集板。這兩片板具有對接高速連接器，可以快速完成設(shè)置并評估電路性能。修改的AD9467-250EBZ板包括本筆記所述的評估電路，HSC-ADC-EVALCZ數(shù)據(jù)采集板與Visual Analog評估軟件一起使用，此外還使用SPI控制軟件器來適當(dāng)控制ADC并采集數(shù)據(jù)。