摘要：本文匯總和定義模/數(shù)轉(zhuǎn)換器(ADC)和數(shù)/模轉(zhuǎn)換器(DAC)領(lǐng)域常用的技術(shù)術(shù)語。
?

采集時間
采集時間是從釋放保持狀態(tài)(由采樣-保持輸入電路執(zhí)行)到采樣電容電壓穩(wěn)定至新輸入值的1 LSB范圍之內(nèi)所需要的時間。采集時間(Tacq)的公式如下：

混疊
根據(jù)采樣定理，超過奈奎斯特頻率的輸入信號頻率為“混疊”頻率。也就是說，這些頻率被“折疊”或復(fù)制到奈奎斯特頻率附近的其它頻譜位置。為防止混疊，必須對所有有害信號進行足夠的衰減，使得ADC不對其進行數(shù)字化。欠采樣時，混疊可作為一種有利條件。

另請參考應(yīng)用筆記－濾波器基礎(chǔ)：抗混疊

孔徑延遲
ADC中的孔徑延遲(tAD)是從時鐘信號的采樣沿(下圖中為時鐘信號的上升沿)到發(fā)生采樣時之間的時間間隔。當(dāng)ADC的跟蹤-保持切換到保持狀態(tài)時，進行采樣。

孔徑延遲(紅色)和抖動(藍色)。

孔徑抖動
孔徑抖動 (tAJ) 是指采樣與采樣之間孔徑延遲的變化，如圖所示。典型的ADC孔徑抖動值遠遠小于孔徑延遲值。

二進制編碼(單極性)
標(biāo)準(zhǔn)二進制是一種常用于單極性信號的編碼方法。二進制碼(零至滿幅)的范圍為從全0 (00...000)到全1的正向滿幅值(11...111)。中間值由一個1 (MSB)后邊跟全0 (10...000)表示。該編碼類似于偏移二進制編碼，后者支持正和負雙極性傳遞函數(shù)。

雙極性輸入
術(shù)語“雙極性”表示信號在某個基準(zhǔn)電平上、下擺動。單端系統(tǒng)中，輸入通常以模擬地為基準(zhǔn)，所以雙極性信號為在地電平上、下擺動的信號。差分系統(tǒng)中，信號不以地為基準(zhǔn)，而是正輸入以負輸入為參考，雙極性信號則指正輸入信號能夠高于和低于負輸入信號。

共模抑制(CMRR)
共模抑制是指器件抑制兩路輸入的共模信號的能力。共模信號可以是交流或直流信號，或者兩者的組合。共模抑制比(CMRR)是指差分信號增益與共模信號增益之比。CMRR通常以分貝(dB)為單位表示。

串?dāng)_（Crosstalk）
串?dāng)_表示每路模擬輸入與其它模擬輸入的隔離程度。對于具有多路輸入通道的ADC，串?dāng)_指從一路模擬輸入信號耦合到另一路模擬輸入的信號總量，該值通常以分貝(dB)為單位表示；對于具有多路輸出通道的DAC，串?dāng)_是指一路DAC輸出更新時在另一路DAC輸出端產(chǎn)生的噪聲總量。

微分非線性(DNL)誤差
對于ADC，觸發(fā)任意兩個連續(xù)輸出編碼的模擬輸入電平之差應(yīng)為1 LSB (DNL = 0)，實際電平差相對于1 LSB的偏差被定義為DNL。對于DAC，DNL誤差為連續(xù)DAC編碼的理想與實測輸出響應(yīng)之差。理想DAC響應(yīng)的模擬輸出值應(yīng)嚴(yán)格相差一個編碼(LSB)(DNL = 0)。(DNL指標(biāo)大于或等于1LSB保證單調(diào)性。)(見“單調(diào)”。)

ADC和DAC的DNL。

另請參考應(yīng)用筆記:?高速模數(shù)轉(zhuǎn)換器(ADC)的INL/DNL測量

數(shù)字饋通
數(shù)字饋通是指DAC數(shù)字控制信號變化時，在DAC輸出端產(chǎn)生的噪聲。在下圖中，DAC輸出端的饋通是串行時鐘信號噪聲的結(jié)果。

數(shù)字饋通

動態(tài)范圍
動態(tài)范圍定義為器件本底噪聲至其規(guī)定最大輸出電平之間的范圍，通常以dB表示。ADC的動態(tài)范圍為ADC能夠分辨的信號幅值范圍；如果ADC的動態(tài)范圍為60dB，則其可分辨的信號幅值為x至1000x。對于通信應(yīng)用，信號強度變化范圍非常大，動態(tài)范圍非常重要。如果信號太大，則會造成ADC輸入過量程；如果信號太小，則會被淹沒在轉(zhuǎn)換器的量化噪聲中。

有效位數(shù)(ENOB)
ENOB表示一個ADC在特定輸入頻率和采樣率下的動態(tài)性能。理想ADC的誤差僅包含量化噪聲。當(dāng)輸入頻率升高時，總體噪聲(尤其是失真分量)也增大，因此降低ENOB和SINAD(參見“信號與噪聲+失真比(SINAD)”)。滿幅、正弦輸入波形的ENOB由下式計算：