從一個(gè)研發(fā)的周期來(lái)看，設(shè)計(jì)所占的比重其實(shí)是很小的。往往耗費(fèi)設(shè)計(jì)人員大量的時(shí)間和精力的是仿真和調(diào)試。工程師可以通過(guò)仿真工具對(duì)自己的設(shè)計(jì)進(jìn)行驗(yàn)證。但不同于軟件，PLD的仿真畢竟脫離了具體的硬件環(huán)境和業(yè)務(wù)環(huán)境，與真實(shí)的應(yīng)用還是有一段距離。特別是在板子上出現(xiàn)的問(wèn)題無(wú)法通過(guò)仿真復(fù)現(xiàn)的時(shí)候，工程師就特別需要一個(gè)在線調(diào)試的工具。

示波器是其中一種。但示波器只能觀察到芯片IO上的信息，不能深入探測(cè)信號(hào)在邏輯內(nèi)部是如何傳遞的。如果要探測(cè)內(nèi)部的信號(hào)，就必須要修改設(shè)計(jì)，將內(nèi)部信號(hào)引到IO上。這就增加了調(diào)試的復(fù)雜度。而且示波器受探頭數(shù)量的限制，能檢測(cè)的信號(hào)有限，也不能實(shí)現(xiàn)復(fù)雜的觸發(fā)條件。

成熟的EDA廠家都會(huì)提供PLD的在線調(diào)試工具。通過(guò)一個(gè)JTAG電纜，就可以捕獲到芯片內(nèi)部的信號(hào)，而且不需要工程師修改設(shè)計(jì)文件。這就大大簡(jiǎn)化了調(diào)試的流程。是深受PLD開發(fā)者青睞的一項(xiàng)功能。

每一個(gè)廠家都為自己的調(diào)試工具起了不同的名字。Xilinx的叫Chipscope，IntelPSG的是Signaltap，Lattice的工具是Reveal。這僅僅是名字的不同。其實(shí)現(xiàn)的基本原理是一樣的：利用PLD內(nèi)部的Block RAM，當(dāng)觸發(fā)條件成立時(shí)，將待檢測(cè)的信號(hào)寫入Block RAM，通過(guò)JTAG I/F讀取并顯示出來(lái)。在實(shí)現(xiàn)的具體細(xì)節(jié)上，各個(gè)廠家略有不同。對(duì)此我們沒(méi)有必要判定哪個(gè)更好，這與設(shè)計(jì)這款軟件的工程師的腦回路有關(guān)。當(dāng)然如果你有更好的建議，可以通過(guò)代理商或原廠的渠道反饋。一個(gè)負(fù)責(zé)任的公司會(huì)認(rèn)真考慮用戶的需求的。

大家在使用在線調(diào)試工具的時(shí)候，有一個(gè)重要的概念要清楚：在線調(diào)試工具采用的是同步采樣。根據(jù)香農(nóng)定理（也有叫奈奎斯特定理的），對(duì)模擬信號(hào)的采集，采樣頻率至少要2倍于待采信號(hào)才能準(zhǔn)確的恢復(fù)信號(hào)的原貌。對(duì)數(shù)字信號(hào)，這個(gè)采樣頻率的要求會(huì)更高。用過(guò)示波器的都知道，示波器的采樣頻率一般至少是輸入信號(hào)頻率的10倍以上。

同步采樣要求待檢測(cè)的信號(hào)必須是在采樣時(shí)鐘域下的信號(hào)，或者采樣時(shí)鐘頻率是待采信號(hào)的10倍以上。如果不能滿足這個(gè)要求，你通過(guò)在線調(diào)試工具看到的信號(hào)就會(huì)與實(shí)際的信號(hào)有比較大的誤差。

下面這個(gè)例子，我用120MHz的采樣時(shí)鐘去抓取一個(gè)44.33MHz變化的信號(hào)。信號(hào)原來(lái)的占空比是50%。實(shí)際上看到的信號(hào)，占空比是變化的。

如果要采集的信號(hào)分屬于不同的時(shí)鐘域，我們就需要在工具中創(chuàng)建不同的在線調(diào)試模塊。