大多數(shù)電子產(chǎn)品都有一個(gè)或更多的數(shù)字處理系統(tǒng)，比如FPGA或DSP，而這些數(shù)字處理系統(tǒng)往往需要多個(gè)電壓軌供電。對(duì)于數(shù)字系統(tǒng)的電源問(wèn)題有多種解決辦法。本文提出了多電壓軌FPGA和DSP應(yīng)用的電源解決方案，此處假設(shè)輸入電源電壓大于或等于系統(tǒng)的軌電壓(如12、5或3.3V)。

特殊應(yīng)用的要求

特殊應(yīng)用要求使用全面DC/DC電源解決方案。大多數(shù)的系統(tǒng)設(shè)計(jì)者都傾向于簡(jiǎn)單的、低成本的電源解決方案，同時(shí)也要考慮被供電的電路類型以及輸入電源和每個(gè)電壓軌上的差異。FPGA和DSP內(nèi)核以及I/O電壓軌已經(jīng)擁有了切換噪聲，主要是由電壓軌上數(shù)百萬(wàn)的晶體管的切換而產(chǎn)生的。所以，大體上，這些“數(shù)字”電壓軌可以通過(guò)開(kāi)關(guān)電源來(lái)供電而不用考慮開(kāi)關(guān)噪聲。

相反，音頻電路、收發(fā)電路、時(shí)鐘信號(hào)、鎖相環(huán)電路和其他噪聲敏感電路的電壓軌——術(shù)語(yǔ)稱“模擬”電壓軌——應(yīng)該經(jīng)過(guò)線性調(diào)整器裝置或低噪聲、固定頻率的PWM轉(zhuǎn)換裝置后供電。有時(shí)模擬電路的賣主特別要求這些電壓軌還必須經(jīng)過(guò)濾波環(huán)節(jié)。另外，噪聲敏感電路可能會(huì)受到開(kāi)關(guān)切換所產(chǎn)生的噪聲的影響，所以，應(yīng)該采用推薦的開(kāi)關(guān)調(diào)整器電路并且保護(hù)所用的電感器不受干擾。限制開(kāi)關(guān)頻率的范圍和/或使所有開(kāi)關(guān)調(diào)整器的開(kāi)關(guān)頻率同步可能會(huì)使濾波環(huán)節(jié)變得更容易些。一旦某個(gè)電路被供電，就必須要考慮輸入電源電壓和每一能量電壓軌上電壓之間的差異——每一電壓軌轉(zhuǎn)換器的功耗必須在容許范圍內(nèi)。最簡(jiǎn)單的解決辦法是功率分配。

電源分配

預(yù)縮工序節(jié)點(diǎn)導(dǎo)致了內(nèi)核電壓軌電壓從2.5V降到了1.2V甚至低于1.0V。然而，作為負(fù)載點(diǎn)(POL)直流/直流轉(zhuǎn)換器的輸入電壓(該電壓提供內(nèi)核電壓)，墻磚電壓和許多總線的電壓保持在12、5和3.3 V。直流/直流轉(zhuǎn)換器所提供的電壓必須要解決功率損耗問(wèn)題。同時(shí)，當(dāng)單個(gè)POL轉(zhuǎn)換器的功率下降時(shí)，輸入電源的輸出能量將會(huì)增加。雖然數(shù)字IC電路的靜態(tài)電流在數(shù)據(jù)表中已經(jīng)給出，但是預(yù)測(cè)一個(gè)具體的FPGA結(jié)構(gòu)或軟件程序的最大電流(有時(shí)稱為“動(dòng)態(tài)電流”)常常是一件困難的事情。不過(guò)幸運(yùn)的是，所有的FPGA和DSP生產(chǎn)商都提供了在線服務(wù)，包括：功率損耗的估計(jì)、關(guān)鍵軟件的下載、具體應(yīng)用的設(shè)計(jì)標(biāo)準(zhǔn)和至少一種最大電流的工作估計(jì)。一旦知道每一電壓軌的最大電流和功率損耗，我們就可以構(gòu)造出解決電源問(wèn)題的方法了。圖1所示的結(jié)構(gòu)圖就是許多種解決方案中的一種，可以用來(lái)解決一塊FPGA和一塊DSP的應(yīng)用問(wèn)題。

注意為了把5V的輸入電源電壓牽引到所有的電壓軌電壓上，設(shè)計(jì)者使用了FPGA所要求的2.5V電壓軌電壓作為一個(gè)平均總線電壓，這樣可以更有效提供1.8-V電壓軌，然后再應(yīng)用該1.8V去為1.0V電壓軌供電。如果假設(shè)所有的POL轉(zhuǎn)換器使用的都是價(jià)格便宜的線性調(diào)節(jié)器，功率分配如表1所示，其中輸入電流至少為4.5A。同時(shí)，轉(zhuǎn)換器1和2的功率損耗分別為3.8 和5 W，對(duì)于沒(méi)有附加空氣流動(dòng)裝置或者外部散熱器的表面封裝線性調(diào)節(jié)器是無(wú)法達(dá)到這樣的功率損耗的。

假設(shè)轉(zhuǎn)換器1、2和3所使用的是降壓開(kāi)關(guān)轉(zhuǎn)換器，則功率分配如圖2所示。可見(jiàn)開(kāi)關(guān)調(diào)節(jié)器消除了相應(yīng)的功率損耗，并且提高了效率，降低了輸入電流，進(jìn)而允許使用低能量的、較便宜的輸入電源墻磚。

優(yōu)秀的電源設(shè)計(jì)技術(shù)

在設(shè)計(jì)多電壓軌系統(tǒng)時(shí)，如果沒(méi)有考慮到每一個(gè)電壓軌功率上升時(shí)間的話，將會(huì)對(duì)器件的穩(wěn)定性造成瞬時(shí)或長(zhǎng)期的威脅。不正確的電壓軌時(shí)間可以放大潛在的故障，可能會(huì)損害處理器的I/O端口或支撐系統(tǒng)裝置(如：存儲(chǔ)器、邏輯處理器或數(shù)據(jù)變換器等)。ESD保護(hù)故障和絕緣結(jié)構(gòu)故障將對(duì)器件造成長(zhǎng)期的危害，而良好的絕緣結(jié)構(gòu)可以使兩個(gè)電壓軌內(nèi)在的分離。如果一個(gè)電壓軌正在被使用，而另一個(gè)電壓軌就會(huì)禁止使用一段較長(zhǎng)周期——比如一個(gè)月——或者疊加更短的周期，這時(shí)就可能會(huì)對(duì)器件產(chǎn)生損害。

閉鎖現(xiàn)象可以造成直接的顯而易見(jiàn)的損害，或長(zhǎng)時(shí)期的影響系統(tǒng)可靠性。當(dāng)電流通過(guò)CMOS器件的襯底時(shí)，會(huì)在反向的寄生雙極性晶體管(如SCR)上觸發(fā)一種自激傳導(dǎo)電壓軌，這時(shí)就會(huì)產(chǎn)生閉鎖現(xiàn)象。在這個(gè)過(guò)程中電流將持續(xù)的增大直到器件的損壞或電源電壓下降。如果一個(gè)電源給一個(gè)器件供電，則在第二個(gè)器件沒(méi)有被完全供電之前將會(huì)產(chǎn)生反向電流流入或流出第二個(gè)器件，這時(shí)將會(huì)產(chǎn)生觸發(fā)電流。如果在所有器件都供電完畢后，輸入端的電壓大于或小于電壓軌上的電壓，系統(tǒng)同樣會(huì)觸發(fā)一個(gè)閉鎖。有記載雙向I/O端口也可能是系統(tǒng)產(chǎn)生故障的一個(gè)原因。

當(dāng)處理器和支撐的外圍設(shè)備(如存儲(chǔ)器或數(shù)據(jù)變換器)不是由同一電源供電時(shí)，就可能存在的閉鎖現(xiàn)象。而總線沖突一般發(fā)生在多個(gè)器件在供電過(guò)程中同時(shí)試圖控制雙向總線時(shí)，進(jìn)而會(huì)影響I/O的可靠性。晶體管在某種未知的狀態(tài)下將會(huì)產(chǎn)生一種從輸入電壓軌到接地之間的“隱蔽”路徑，在類似這種不良條件下數(shù)字器件將會(huì)產(chǎn)生更大的瞬間起峰電流，進(jìn)而造成瞬間的損害或長(zhǎng)期影響系統(tǒng)的可靠性。最近，F(xiàn)PGA 和DSP制造商及已經(jīng)改進(jìn)了保護(hù)電路來(lái)減少這種閉鎖現(xiàn)象、總線沖突和類似的晶體管不良狀態(tài)。

針對(duì)上文所述問(wèn)題，下面列出了一些簡(jiǎn)而易行的電源設(shè)計(jì)方案對(duì)系統(tǒng)進(jìn)行進(jìn)一步的保護(hù)。第一，確保所有與處理器I/O總線相連接的邏輯外圍設(shè)備由同樣的電壓軌供電，該電壓軌同時(shí)為處理器的I/O供電。第二，確保每個(gè)電壓軌的轉(zhuǎn)換器控制在一個(gè)指定的誤差范圍內(nèi)，該范圍包括整體輸入電壓和瞬時(shí)過(guò)程中負(fù)載的變化范圍。該系列文章的第二部分對(duì)此做了更詳細(xì)的介紹。第三，確保所有電壓軌的供電電壓在相對(duì)較短的時(shí)間(一般小于等于100 ms)里是單調(diào)，或是同時(shí)供電，這樣啟動(dòng)時(shí)電壓軌間的意外時(shí)間誤差將會(huì)減到最小。