PLD每周焦點聚焦（11.19-11.25）：賽靈思(Xilinx)將展示Zynq-7000 All Programmable SoC工業(yè)自動化解決方案；Altera Quartus II 12.1版借助高階設(shè)計流程 加速系統(tǒng)開發(fā)；Xilinx FPGA學(xué)習(xí)筆記(1)：1602液晶IP核設(shè)
2012-11-25 11:17:03
1888 鎖相環(huán)基本上是每一個fpga工程必不可少的模塊，之前文檔xilinx 7 系列FPGA時鐘資源對xilinx fpga的底層時鐘資源做過說明，但是對于fpga的應(yīng)用來說，使用Clocking Wizard IP時十分方便的。
2023-06-12 17:42:038964 
方法1.通過狀態(tài)機來實現(xiàn)，通過verilog控制FPGA，讓它該快的時候快，該慢的時候慢。
2023-11-02 09:48:181560 
DMA IP核來實現(xiàn)高效數(shù)據(jù)傳輸?shù)牟襟E，包括創(chuàng)建項目、配置ADC接口、添加和連接DMA IP核、設(shè)計控制邏輯、生成比特流、軟件開發(fā)及系統(tǒng)集成。文章還強調(diào)了系統(tǒng)實現(xiàn)中不可或缺的ip_repo文件的重要性和作用。
2025-07-29 14:12:224847 我用的是xinlinx spartan6 FPGA,我想知道它的IP核RAM是與FPGA獨立的，只是集成在了一起呢，還是占用了FPGA的資源來形成一個RAM？如果我以ROM的形式調(diào)用該IP核，在
2013-01-10 17:19:11
://bbs.elecfans.com/jishu_435855_1_1.htmlPROTEUS仿真學(xué)習(xí)筆記02 （LCD1602 外設(shè)）——2014_6_1利用51 學(xué)習(xí) 1602，然后 過度到 FPGA 中
2014-06-15 11:38:15
又有好資料跟大家分享了，再次感謝樓主@oldbeginner {:4_114:}FPGA 學(xué)習(xí)筆記01 （LCD 1602，verilog）FPGA 學(xué)習(xí)筆記02（UART RS232，verilog）FPGA 學(xué)習(xí)筆記03（I2C，verilog）
2014-06-20 10:42:13
的情況時，總會遇到一些以前未曾接觸過的新內(nèi)容，這些新內(nèi)容會讓我們感到陌生和恐懼，不知道該如何下手。
那么今天以xilinx vivado 為例分享學(xué)習(xí)FPGA 新IP核的正確打開方式。
一、常規(guī)
2023-11-17 11:09:22
FPGA的IP軟核使用技巧主要包括以下幾個方面：
理解IP軟核的概念和特性 ：
IP軟核是指用硬件描述語言（如VHDL或Verilog）描述的功能塊，但并不涉及具體的電路實現(xiàn)細(xì)節(jié)。它通常只經(jīng)過功能
2024-05-27 16:13:24
有誰知道現(xiàn)在國內(nèi)外有哪些公司賣FPGA的圖像處理相關(guān)的IP核？
2015-04-28 21:34:24
網(wǎng)上能找到的資料都是用altera的FPGA做的，有人用過xilinx FPGA搭建8051核嗎？請與我聯(lián)系
2017-06-03 14:59:23
`Xilinx系列FPGA芯片IP核詳解（完整高清書簽版）`
2017-06-06 13:15:16
有沒有大神可以提供xilinx FPGA的FFT IP核的調(diào)用的verilog 的參考程序，最近在學(xué)習(xí)FFT的IP核的使用，但是仿真結(jié)果有問題，所以想找些參考設(shè)計，謝謝
2016-12-25 17:05:38
正在學(xué)習(xí)FPGA，有幾點疑惑，請版上的各位網(wǎng)友指教： 1. FPGA與CPLD究竟有哪些區(qū)別？我用verilog寫的程序，燒到CPLD和FPGA上都可以實現(xiàn)功能，那么實際應(yīng)用的時候，這兩者有什么區(qū)別
2013-07-22 10:01:08
/176303_173e0.html申請Xilinx IP核指南http://opencores.org/?do=project&who=u***1_funct一個開源的IP核開發(fā)網(wǎng)站http
2014-06-29 13:08:59
C51單片機學(xué)習(xí)筆記(六)——液晶顯示屏的使用文章目錄C51單片機學(xué)習(xí)筆記(六)——液晶顯示屏的使用1.LCD1602的認(rèn)識1.LCD1602的認(rèn)識液晶顯示屏簡稱液晶、LCD。各種型號的液晶通常是按
2021-07-15 06:29:05
劃分為幾個主要模塊，分別介紹各個模塊的功能，用VHDL語言對其進行描述，用FPGA實現(xiàn)并通過了仿真驗證。該IP核具有良好的移植性，可驅(qū)動不同規(guī)模的LCD電路。 關(guān)鍵詞：LCD；驅(qū)動電路；IP 引言
2012-08-12 12:28:42
的SOPC系統(tǒng)中設(shè)計了LCD顯示驅(qū)動IP核，并下載到Cyclone系列的FPGA中，實現(xiàn)了對LCD的顯示驅(qū)動。
2019-08-06 08:29:14
實現(xiàn)，于是2001年Altera第一次提出了可編程片上系統(tǒng)(SOPC)概念，并且推出了第一款嵌入式處理器軟核Nios以及之后的第二代Nios II以及相應(yīng)的開發(fā)環(huán)境，此后Xilinx也推出
2020-03-09 06:50:07
USB_OTG_IP核中AMBA接口的設(shè)計與FPGA實現(xiàn)
2012-08-06 11:40:55
Vivado中xilinx_courdic IP核(求exp指數(shù)函數(shù))使用
2021-03-03 07:35:03
altera公司IP核使用手冊，分享給想學(xué)習(xí)altera公司FPGA的IP核使用的親們~~
2013-02-16 22:40:19
）mm。1602液晶接口引腳定義 接口說明：1、兩組電源 一組是模塊的電源 一組是背光板的電源 一般均使用5V供電。本次試驗背光使用3.3V供電也可以工作。2、VL是調(diào)節(jié)對比度的引腳，串聯(lián)不大于5K
2014-10-23 17:42:32
申請理由：項目描述：本人之前一直從事Altera FPGA的學(xué)習(xí)套件的教程資料研發(fā)，如今轉(zhuǎn)向Xilinx，考慮Xilinx現(xiàn)在主推的工具是vivado，而S6系列芯片無法使用，為了使自己的教程資料
2016-10-11 18:15:20
對于深入學(xué)習(xí)使用FPGA的小伙伴們，特別是一些復(fù)雜的、大規(guī)模的設(shè)計應(yīng)用，適宜的IP核對開發(fā)能起到事半功倍的作用。IP核的概念與我們sdk里庫的概念相似。IP即電路功能模塊，用戶可以直接調(diào)用這些模塊
2024-04-29 21:01:16
最近進行FPGA學(xué)習(xí)，使用FIR濾波器過程中出現(xiàn)以下問題：使用FIR濾波器IP核中，輸入數(shù)據(jù)為1~256，濾波器系數(shù)為，coef =-1469，-14299 ，-2185，10587
2018-11-02 17:17:57
在Xilinx FPGA上使用Cortex M1 軟核——Keil中使用J-Link調(diào)試Cortex-M1嵌入式工程本文的軟件代碼部分參考自ARM提供的例程。
2021-12-15 08:36:50
基于FPGA的IP核8051上實現(xiàn)TCPIP的設(shè)計
2012-08-06 12:18:28
基于FPGA的FFT和IFFT IP核應(yīng)用實例AT7_Xilinx開發(fā)板（USB3.0+LVDS）資料共享騰訊鏈接：https://share.weiyun.com/5GQyKKc百度網(wǎng)盤鏈接
2019-08-10 14:30:03
此提供了新的解決方案。IP核(IP Core)是具有特定電路功能的硬件描述語言程序，可較方便地進行修改和定制，以提高設(shè)計效率[3]。本文研究了基于FPGA的數(shù)據(jù)采集控制器IP 核的設(shè)計方案和實現(xiàn)方法，該IP核既可以應(yīng)用在獨立IC芯片上，還可作為合成系統(tǒng)的子模塊直接調(diào)用，實現(xiàn)IP核的復(fù)用。
2019-07-09 07:23:09
核的分類和特點是什么？基于IP核的FPGA設(shè)計方法是什么？
2021-05-08 07:07:01
由于vga顯示現(xiàn)在已經(jīng)不流行，我想將我的project轉(zhuǎn)為液晶屏顯示。請問如何用fpga在液晶顯示器上實現(xiàn)圖畫顯示，我用的是xilinx Nexys 2開發(fā)板。
2013-12-13 10:21:30
Xilinx 官方提供的技術(shù)參數(shù)來實現(xiàn)對 IP 核的寫控制。寫命令和寫數(shù)據(jù)總線介紹DDR3 SDRAM控制器IP
2022-02-08 07:08:01
(IntellectualProperty)核。IP核由相應(yīng)領(lǐng)域的專業(yè)人員設(shè)計，并經(jīng)反復(fù)驗證。IP核的擁有者可通過出售IP獲取利潤。利用IP核，設(shè)計者只需做很少設(shè)計就可實現(xiàn)所需系統(tǒng)?；?b class="flag-6" style="color: red">IP核的模塊化設(shè)計可縮短設(shè)計周期，提高設(shè)計質(zhì)量?，F(xiàn)場
2019-09-03 07:44:22
怎么才能在嵌入FPGA的IP核8051上實現(xiàn)TCP/IP的設(shè)計？
2021-04-29 06:51:27
1周～第4周查找相關(guān)文獻資料，學(xué)習(xí)了解Xilinx Kintex 7系列FPGA軟核工作原理，主要包括UART，SPI總線，SMBUS總線的使用方法等等；同時要了解FPGA軟核的程序編譯環(huán)境，熟悉簡單
2014-03-16 23:39:13
在學(xué)校做畢業(yè)設(shè)計，被老板要求在Xilinx的FPGA上完成SATA的操作，急需SATA的HOST與DEVICE的IP核。由于可以使用部分項目經(jīng)費，所以重金求購SATA IP核。在網(wǎng)上查了一下，有
2014-02-07 10:34:53
請教大家誰用過
Xilinx PCIe
IP 核?。?/div>
2014-01-15 14:38:28
Xilinx系列FPGA芯片IP核詳解 ，altera系列FPGA芯片IP核詳解 ， 相關(guān)資料 謝謝?。∪f分感謝?。。。?！
2015-06-03 15:03:34
(Intellectual Property)核。IP核由相應(yīng)領(lǐng)域的專業(yè)人員設(shè)計，并經(jīng)反復(fù)驗證。IP核的擁有者可通過出售IP獲取利潤。利用IP核，設(shè)計者只需做很少設(shè)計就可實現(xiàn)所需系統(tǒng)?；?b class="flag-6" style="color: red">IP核的模塊化設(shè)計可縮短
2019-07-29 08:33:45
本文設(shè)計了一種基于 FPGA 的UART 核，該核符合串行通信協(xié)議，具有模塊化、兼容性和可配置性，適合于SoC 應(yīng)用。設(shè)計中使用Verilog HDL 硬件描述語言在Xilinx ISE 環(huán)境下進行設(shè)計、仿真，
2009-11-27 15:48:51
20 用硬件實現(xiàn)數(shù)據(jù)加密已成為信息安全的主流方向。本文提出了一種基于FPGA 的低成本的AES IP核的實現(xiàn)方案。該方案輪內(nèi)部系統(tǒng)資源共用，減少了系統(tǒng)資源的占用。輸入密鑰與輸入數(shù)據(jù)
2010-01-06 15:11:0311 以 FPGA 技術(shù)為基礎(chǔ)，以Verilog HDL 為載體，設(shè)計了遵守Wishbone 片上總線規(guī)范的IP 核接口，實現(xiàn)了片上系統(tǒng)的IP 核互聯(lián)。
2010-01-13 15:09:1413 本系統(tǒng)采用經(jīng)濟型的Cyclone II FPGA芯片作為核心，基于Nios II軟核處理器，采用軟硬件結(jié)合的方式設(shè)計數(shù)碼相框并實現(xiàn)。
2013-01-08 11:07:159965 
FPGA中IP核的生成，簡單介紹Quartus II生成IP核的基本操作，簡單實用挺不錯的資料
2015-11-30 17:36:1512 FPGA的IP核設(shè)計技術(shù)的系列資料，大家可以收集看下，這些都是我看過過濾后留下的，感覺不錯，希望對大家有幫助
2015-11-30 17:49:016 利用FPGA的IP核設(shè)計和實現(xiàn)FFT算法
2016-05-24 14:14:4737 Xilinx FPGA工程例子源碼：FFT變換的IP核的源代碼
2016-06-07 11:44:1410 Xilinx FPGA工程例子源碼：PCI Express IP核應(yīng)用參考設(shè)計
2016-06-07 14:13:4314 Xilinx FPGA工程例子源碼：USB2.0 IP核源代碼
2016-06-07 14:13:4335 Xilinx FPGA工程例子源碼：USB IP核
2016-06-07 14:41:5713 Xilinx FPGA工程例子源碼：PCI總線IP核(華為的商用)
2016-06-07 14:54:5732 Xilinx FPGA工程例子源碼：VGA顯示IP核（包括驅(qū)動）
2016-06-07 14:54:5718 Xilinx FPGA工程例子源碼：Xilinx TCP_IP協(xié)議實現(xiàn)
2016-06-07 14:54:5733 Xilinx FPGA工程例子源碼：Xilinx 公司的加法器核
2016-06-07 15:07:4512 Xilinx FPGA工程例子源碼：攝像頭的硬件函數(shù)(IP核)
2016-06-07 15:07:4514 電子專業(yè)單片機相關(guān)知識學(xué)習(xí)教材資料——液晶LCD1602的應(yīng)用
2016-09-01 16:40:0730 引入IP核的三維FPGA結(jié)構(gòu)研
2017-01-07 20:32:202 IP核（IP Core） Vivado中有很多IP核可以直接使用，例如數(shù)學(xué)運算（乘法器、除法器、浮點運算器等）、信號處理（FFT、DFT、DDS等）。IP核類似編程中的函數(shù)庫（例如C語言
2017-02-08 13:08:113085 
電子設(shè)計工程 基于FPGA的Flexray IP核通信的研究與實現(xiàn)
2017-08-30 16:08:3213 研究了TCP/IP通信協(xié)議棧在Xilinx 公司現(xiàn)場可編程門陣列FPGA上的實現(xiàn)，介紹了其軟硬件的系統(tǒng)組成
和原理，提出一種不需操作系統(tǒng)的TCP/IP協(xié)議棧的高效工作模式，并在
2017-09-04 09:24:599 。 使用Xilinx內(nèi)核生成器IP函數(shù)實現(xiàn)FPGA VI中不同的Xilinx內(nèi)核生成器IP。LabVIEW使用IP集成節(jié)點實現(xiàn)上述函數(shù)。函數(shù)名稱和說明來自于Xilinx數(shù)據(jù)表。單擊Xilinx內(nèi)核生成器配置對話框的數(shù)據(jù)表按鈕，了解IP內(nèi)核的詳細(xì)信息。 選板隨終端變化且僅顯示FPGA設(shè)備系列支持的IP。
2017-11-18 05:54:051780 本頁包含通過LabVIEW FPGA模塊可用的Xilinx CORE生成器IP的列表。LabVIEW通過Xilinx IP節(jié)點實現(xiàn)該IP。 下列IP名稱和說明來自于Xilinx數(shù)據(jù)表。LabVIEW
2017-11-18 05:55:515498 LabVIEW使用IP集成節(jié)點方便的整合Xilinx內(nèi)核生成IP至FPGA VI。按照下列步驟添加Xilinx內(nèi)核生成器IP至FPGA VI。 1、在支持的FPGA終端下新建一個空白VI，并顯示VI
2017-11-18 05:56:222433 提出一種便于用戶操作并能快速運用到產(chǎn)品的DDR2控制器IP核的FPGA實現(xiàn)，使用戶不需要了解DDR2的原理和操作方式的情況下，依然可以通過IP核控制DDR2。簡單介紹了DDR2的特點和操作原理，并
2017-11-22 07:20:505930 
由于OFDM接收機中大多是數(shù)據(jù)串并轉(zhuǎn)換后的連續(xù)低速并行數(shù)據(jù)流輸入FFT，故這里采用流水線結(jié)構(gòu)。之后根據(jù)OFDM子載波數(shù)選擇變換長度。該IP核僅支持50MHZ采樣率數(shù)據(jù)的流水線處理，如果數(shù)高速通信場合，可以再次將數(shù)據(jù)串并轉(zhuǎn)換用多個FFT IP核并行運算，也就是FPGA設(shè)計中常用的“面積換速度”。
2018-06-26 10:08:002401 
LCD1602液晶的原理和使用
2018-07-06 04:10:009407 本文檔的主要內(nèi)容詳細(xì)介紹的是FPGA入門系列實驗教程之液晶1602顯示和相關(guān)資料合集免費下載還包括了：1602 LCD字符模塊使用手冊，程序，1602液晶說明
2019-06-26 17:32:0019 本文檔的主要內(nèi)容詳細(xì)介紹的包括了：FPGA中1062的例程，1602字符模塊使用手冊，1602液晶說明，PGA入門系列實驗教程之液晶1602顯示，字符手冊。
2019-07-18 08:00:003 DDR對于做項目來說，是必不可少的。一般用于數(shù)據(jù)緩存和平滑帶寬。今天介紹下Xilinx DDR控制器MIG IP核的例化及仿真。 FPGA芯片：XC7K325T（KC705） 開發(fā)工具：Vivado
2020-11-26 15:02:1110426 
? Xilinx公司的FPGA中有著很多的有用且對整個工程很有益處的IP核，比如數(shù)學(xué)類的IP核，數(shù)字信號處理使用的IP核，以及存儲類的IP核，本篇文章主要介紹BRAM ?IP核
2020-12-29 15:59:3913270 IP核目前的IP設(shè)計已成為目前FPGA設(shè)計的主流方法之一，應(yīng)用專用集成電路（ASIC）或者可編輯邏輯器件（FPGA）的邏輯塊或數(shù)據(jù)塊。IP核在SoC中的集成方式及應(yīng)用場景，芯片設(shè)計中的IP核具有特定功能的可復(fù)用的標(biāo)準(zhǔn)性和可交易性，已經(jīng)成為集成電路設(shè)計技術(shù)的核心與精華。
2021-10-01 09:08:003100 Altera FPGA CPLD學(xué)習(xí)筆記(肇慶理士電源技術(shù)有限)-Altera FPGA CPLD學(xué)習(xí)筆記? ? ? ? ? ? ? ? ?
2021-09-18 10:54:4185 一、1602液晶基礎(chǔ)知識介紹1、1602液晶的硬件接口介紹2、1602液晶的讀寫時序介紹3、1602液晶的指令介紹4、簡單實例二、1602液晶和串口的綜合應(yīng)用1、通信時序解析2、多.C文件3、代碼實例分析 未完待續(xù)，來不及寫了，先列個提綱占位趴~...
2021-11-14 11:06:019 C51單片機學(xué)習(xí)筆記(六)——液晶顯示屏的使用文章目錄C51單片機學(xué)習(xí)筆記(六)——液晶顯示屏的使用1.LCD1602的認(rèn)識1.LCD1602的認(rèn)識液晶顯示屏簡稱液晶、LCD。各種型號的液晶通常是按
2021-11-14 12:21:0018 LCD1602液晶顯示模塊LCD1602(Liquid Crystal Display), 每行可顯示16個字符共2行。實物圖引腳圖主要引腳功能說明：RS引腳：RS=1時，選擇數(shù)據(jù)寄存器，即向
2021-12-01 17:21:0533 DS1602液晶顯示
2021-12-01 17:36:159 文章目錄前言一、LCD1602簡介二、硬件參數(shù)1.LCD1602主要技術(shù)參數(shù)2.引腳說明三、控制時序1.前言 聲明：本篇文章只是個人學(xué)習(xí)過程中對知識點的歸納總結(jié)，參考了b站up海創(chuàng)電子的視頻
2022-01-13 12:01:0117 ARTIX-xlinx 版本FPGA 串口通信模塊（含IP核）
2022-06-20 11:07:2816 FPGA IP核（Intellectual Property core）是指在可編程邏輯器件（Field-Programmable Gate Array，FPGA）中使用的可復(fù)用的設(shè)計模塊或功能片段。它們是預(yù)先編寫好的硬件設(shè)計代碼，可以在FPGA芯片上實現(xiàn)特定的功能。
2023-07-03 17:13:288969 筆者在校的科研任務(wù)，需要用FPGA搭建OFDM通信系統(tǒng)，而OFDM的核心即是IFFT和FFT運算，因此本文通過Xilinx FFT IP核的使用總結(jié)給大家開個頭，詳細(xì)內(nèi)容可查看官方文檔PG109。
2023-07-10 10:43:182064 
FPGA開發(fā)過程中，利用各種IP核，可以快速完成功能開發(fā)，不需要花費大量時間重復(fù)造輪子。
2023-08-07 15:43:191992 
IP（Intellectual Property）是知識產(chǎn)權(quán)的意思，半導(dǎo)體行業(yè)的IP是“用于ASIC或FPGA中的預(yù)先設(shè)計好的電路功能模塊”。一些常用的復(fù)雜的功能模塊（如FIFO、RAM、FIR
2023-08-22 15:04:437796 
，一旦寫入不能再修改或刪除，斷電不丟失。我們知道FPGA只有RAM，因此事實上在 FPGA 中通過 IP 核生成的 ROM 或 RAM掉電內(nèi)容都會丟失。用 IP 核生成的 ROM 模塊只是提前添加
2023-08-22 15:06:387616 
外部存儲器接口（ EMIF ）通信常用于FPGA和DSP之間的數(shù)據(jù)傳輸，即將FPGA作為DSP的外部SRAM、或者協(xié)同處理器等。Xilinx提供了AXI-EMC IP核，將其掛載到AXI總線用于
2023-08-31 11:25:4111848 
Xilinx公司的FPGA中有著很多的有用且對整個工程很有益處的IP核，比如數(shù)學(xué)類的IP核，數(shù)字信號處理使用的IP核，以及存儲類的IP核，本篇文章主要介紹BRAM IP核的使用。 BRAM是FPGA
2023-12-05 15:05:023291 本文通過以LCD1602液晶顯示模塊為基礎(chǔ)，介紹FPGA驅(qū)動LCD1602原理，詳細(xì)介紹硬件原理圖設(shè)計及FPGA驅(qū)動LCD1602軟件設(shè)計，通過萬年歷功能綜合實現(xiàn)時鐘功能、LCD1602顯示功能。
2024-10-24 14:42:175669 
在使用FPGA的時候，有些IP核是需要申請后才能使用的，本文介紹如何申請xilinx IP核的license。
2024-10-25 16:48:322275 
Xilinx Shift RAM IP 是 AMD Xilinx 提供的一個 LogiCORE IP 核，用于在 FPGA 中實現(xiàn)高效的移位寄存器（Shift Register）。該 IP 核利用
2025-05-14 09:36:22913 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
湘ICP備2023018690號-1
評論