電子發(fā)燒友網(wǎng)核心提示：與其他軟核處理器相比，世界上越來越多的設(shè)計人員使用了Nios? II嵌入式處理器，該處理器一直是FPGA和HardCopy? ASIC設(shè)計的業(yè)界標(biāo)準(zhǔn)處理器。NiosII系列嵌入式處理器目前由三種處理器內(nèi)核構(gòu)成，提供常用指令集架構(gòu)，每一種內(nèi)核都針對特定的價格/性能點進(jìn)行了優(yōu)化，由相同的軟件工具鏈提供支持。

　　設(shè)計人員可以從以下內(nèi)核中進(jìn)行選擇：

　　Nios II/f內(nèi)核：快速實現(xiàn)性能關(guān)鍵的應(yīng)用

　　Altera專門設(shè)計了Nios? II /f“快速”處理器以提高性能。性能超過了300 MIPS* （*Dhrystones 2.1基準(zhǔn)測試），它非常適合性能關(guān)鍵的應(yīng)用，以及代碼或者數(shù)據(jù)量較大的應(yīng)用，例如運行全功能操作系統(tǒng)等。

　　Nios II /f內(nèi)核由Nios II 嵌入式設(shè)計包（EDS）提供支持，它包括基于Eclipse的Nios II 集成開發(fā)環(huán)境（IDE）。

　　Nios II /f內(nèi)核具有：存儲器管理單元（MMU）、存儲器保護(hù)單元（MPU）、高級異常支持、單獨的指令和數(shù)據(jù)緩沖（512字節(jié)至64 Kbytes）、可訪問高達(dá)2 Gbytes的外部地址空間、可選用于指令和數(shù)據(jù)的緊耦合存儲器、六級流水線，提高了每MHz的MIPS* （*Dhrystones 2.1基準(zhǔn)測試）、單周期硬件乘法和桶形移位寄存器、硬件除法選項、動態(tài)分支預(yù)測、256條定制指令和數(shù)量不限的硬件加速器、JTAG調(diào)試模塊、可選JTAG調(diào)試模塊增強功能，包括硬件斷點、數(shù)據(jù)觸發(fā)器和實時跟蹤等。

　　對于具有數(shù)字信號處理（DSP）模塊的Altera? 器件系列，Nios II/f內(nèi)核還提供其他功能，實現(xiàn)更好的性能。在這種情況下，Nios II/f內(nèi)核提供硬件乘法電路，實現(xiàn)單周期乘法運算。乘法單元也可以用作單周期桶形移位寄存器。Nios II/f內(nèi)核提供可選除法電路，以加速除法運算。

　　為進(jìn)一步提高性能，在Altera的高性能FPGA或者HardCopy? ASIC中實現(xiàn)Nios II/f內(nèi)核。

　　Nios II/e內(nèi)核：經(jīng)濟(jì)型

　　Altera專門設(shè)計了Nios? II/e“經(jīng)濟(jì)型”處理器內(nèi)核，占用最少的FPGA邏輯和存儲器資源?，F(xiàn)在免費提供，不需要許可，帶有Quartus? II 軟件9.1以及更高版本。Nios II/e內(nèi)核與同類型的8051體系結(jié)構(gòu)具有相同的成本，但是性能更高，200MHz時，達(dá)到30 DMIPS，占用的邏輯資源少于700個邏輯單元（LE）。

　　Nios II嵌入式設(shè)計套件（EDS）支持該內(nèi)核，它包括基于Eclipse的Nios II 集成開發(fā)環(huán)境（IDE）。

　　Nios II/e內(nèi)核具有：高達(dá)2 GB的外部地址空間、JTAG調(diào)試模塊、不到700個LE便實現(xiàn)了系統(tǒng)、可選的調(diào)試增強功能、256條定制指令。

　　Nios II/e內(nèi)核針對價格敏感的應(yīng)用進(jìn)行了優(yōu)化，例如汽車電子、工業(yè)和消費類市場等。該內(nèi)核一般與Altera的低成本FPGA和HardCopy? 產(chǎn)品一起提供。

　　Nios II/s內(nèi)核：標(biāo)準(zhǔn)型

　　Altera專門設(shè)計了Nios? II/s“標(biāo)準(zhǔn)型”處理器內(nèi)核，這一小型處理器內(nèi)核保持了較好的軟件性能。Nios II/s內(nèi)核針對價格敏感的中等性能應(yīng)用進(jìn)行了優(yōu)化，包括那些代碼和數(shù)據(jù)量較大的情況，例如運行完整操作系統(tǒng)的應(yīng)用。

　　Nios II嵌入式設(shè)計套件（EDS）支持該內(nèi)核，它包括基于Eclipse的Nios II 集成開發(fā)環(huán)境（IDE）。

　　Nios II/s內(nèi)核具有：指令緩沖、高達(dá)2 Gbytes的外部地址空間、可選的指令緊耦合存儲器、5級流水線、靜態(tài)分支預(yù)測、硬件乘法、除法和移位選項、256條定制指令、JTAG調(diào)試模塊、可選的JTAG調(diào)試模塊增強功能，包括硬件斷點、數(shù)據(jù)觸發(fā)和實時跟蹤等。

　　針對含有數(shù)字信號處理（DSP）模塊的Altera?器件系列，Nios II/s內(nèi)核提供更多的功能和性能支持，Nios II/f內(nèi)核含有硬件乘法電路，實現(xiàn)3周期乘法運算。乘法單元還可以用作單周期桶形移位寄存器。

　　注意：關(guān)于Nios II處理器內(nèi)核的技術(shù)細(xì)節(jié)，請參考【 Nios II內(nèi)核詳細(xì)實現(xiàn) 】。

——電子發(fā)燒友網(wǎng)整理，轉(zhuǎn)載請注明出處！??！