引言

為減少汽車碰撞事故的發(fā)生，汽車碰撞技術(shù)在近年發(fā)展很快。汽車避撞技術(shù)首先需要解決的問題是汽車之間的安全距離，當(dāng)汽車與汽車之間的距離小于安全距離時(shí)，就應(yīng)該能夠自動(dòng)報(bào)警。本文給出了高速防撞器的核心部分：車距報(bào)警器的設(shè)計(jì)方法。設(shè)計(jì)了一款安裝于車前／車尾的便攜式系統(tǒng)，能在汽車停車、倒車以及行使過程中自動(dòng)監(jiān)控汽車與其它汽車、人和障礙物之間的距離，如果距離小于規(guī)定的安全距離（一般為兩米左右）則報(bào)警，防止惡**故的發(fā)生。

其原理是不斷監(jiān)控利用超聲波距離傳感器得到的距離信息，遇到“危險(xiǎn)信號(hào)”（距離過?。﹦t報(bào)警。但是，由于汽車在行使過程中一般速度較高，同時(shí)某些用途的汽車的駕駛環(huán)境決定了其交通環(huán)境具有突發(fā)性、意外性的特點(diǎn)。因此，距離報(bào)警器必須具有實(shí)時(shí)、準(zhǔn)確的特點(diǎn)，這對(duì)該系統(tǒng)的實(shí)時(shí)性要求非常高。系統(tǒng)原理框圖如圖1所示。

系統(tǒng)功能

系統(tǒng)的功能框圖主要有兩個(gè)子系統(tǒng)組成：信號(hào)采集子系統(tǒng)和監(jiān)控子系統(tǒng)，如圖2所示。其中，信號(hào)采集子系統(tǒng)用于實(shí)現(xiàn)高速距離信號(hào)的采集，核心器件包括一片CPLD和一個(gè)和超聲測(cè)距傳感器相連的ADC。而監(jiān)控子系統(tǒng)由51單片機(jī)最小系統(tǒng)組成，主要負(fù)責(zé)信號(hào)的預(yù)處理、判斷和驅(qū)動(dòng)報(bào)警器。兩個(gè)子系統(tǒng)之間的通訊，由一片雙口RAM來完成。

兩個(gè)子系統(tǒng)的具體功能實(shí)現(xiàn)如下：

高速信號(hào)采集子系統(tǒng)

·CPLD接到MCU（89C51）的工作觸發(fā)信號(hào)（START，高電平有效）之后，開始控制和超聲距離傳感器的ADC，進(jìn)行實(shí)時(shí)數(shù)據(jù)采集;

·與ADC控制信號(hào)同步提供RAM地址計(jì)數(shù)器（A0~A16）和寫信號(hào)（/WE），使得每次ADC的結(jié)果直接存入雙口RAM并且自動(dòng)增加地址;

·當(dāng)?shù)刂酚?jì)數(shù)器達(dá)到最大的時(shí)候，發(fā)出中斷脈沖信號(hào)（RAM_FULL，上升沿有效），提示監(jiān)控子系統(tǒng)RAM已滿，可以進(jìn)行下一步處理;

C51監(jiān)控子系統(tǒng)

·啟動(dòng)后，發(fā)出工作觸發(fā)信號(hào)（START）給CPLD子系統(tǒng)，通知信號(hào)采集子系統(tǒng)開始工作，然后進(jìn)入等待循環(huán);

·接到RAM_FULL中斷（INT1）脈沖之后，知道RAM已經(jīng)寫滿一幀。讀取雙口RAM中的數(shù)據(jù)，提取距離信息，判斷是“危險(xiǎn)”還是“安全”;

·如果距離處于“安全”則退出中斷服務(wù)程序返回;如果為“危險(xiǎn)”則拉低SRART信號(hào)，讓CPLD和ADC停止工作，并立刻驅(qū)動(dòng)報(bào)警器報(bào)警，直至控制人員（司機(jī)）做出相應(yīng)反映后手工復(fù)位。

系統(tǒng)軟、硬件設(shè)計(jì)

ADC選擇

由于系統(tǒng)頻率為20MHz，根據(jù)Nyquist定律，采樣頻率應(yīng)該在40MHz以上，為了提高精度，本系統(tǒng)選用了AD公司的AD9283芯片，該芯片工作電壓為3.3V，最高工作頻率為100MHz，8Bit并口輸出。工作時(shí)，只需要CPLD控制器產(chǎn)生采樣時(shí)鐘輸入（上升沿有效）就可以完成一次AD采樣。

CPLD控制器

本系統(tǒng)的核心器件是CPLD控制器。在以往的數(shù)據(jù)采集系統(tǒng)中，ADC－RAM模塊往往采用MCU作為CPU來控制，因此，采集頻率直接受到MCU速度的制約，并且當(dāng)速度要求較高時(shí)，和RAM存儲(chǔ)器的同步也成為問題?；谶@個(gè)考慮，系統(tǒng)采用Altera公司的EPM7064 CPLD芯片來同時(shí)控制ADC和RAM，從而很好地解決了時(shí)序精度和同步的問題。CPLD的功能邏輯，用VHDL語言實(shí)現(xiàn)，首先定義了七個(gè)實(shí)際需要用到的端口：

start 開始采樣，單片機(jī)提供，告知CPLD子系統(tǒng)開始工作;

clk CPLD的時(shí)鐘，本系統(tǒng)采用epm7064的全局時(shí)鐘引腳;

enc ADC時(shí)鐘，上升沿有效;

we_ram_b 為RAM提供WE信號(hào)，低有效;

cs_ram_b 為RAM提供CS信號(hào)，低有效;

addr 為RAM提供地址信號(hào)，累加直至加滿產(chǎn)生中斷;

intr RAM寫滿中斷輸出，輸出一個(gè)上升沿;

對(duì)應(yīng)于前面描述的兩個(gè)邏輯，我們用VHDL語言編寫了兩段過程。

系統(tǒng)仿真采用MAXPLUXII 10.1，經(jīng)測(cè)試完全符合本系統(tǒng)的要求。

89C51單片機(jī)監(jiān)控子系統(tǒng)部分為典型的51最小系統(tǒng)。其中，P0、P2被用于地址、數(shù)據(jù)復(fù)用口，INT1接受RAM_FULL的中斷輸入，P1口被用于控制，發(fā)送START信號(hào)等。

數(shù)據(jù)緩存及通訊

本系統(tǒng)包括兩個(gè)子系統(tǒng)，因此，兩個(gè)子系統(tǒng)之間必須通過緩沖器來進(jìn)行通訊。一般而言，多處理器間通訊方法有三種：（1） 雙口RAM; （2） 高速FIF0; （3）總線開關(guān)加存儲(chǔ)器。雙端口 RAM作為一種特殊的RAM芯片，在高速數(shù)據(jù)采集處理系統(tǒng)中得到廣泛的應(yīng)用。它具有兩個(gè)獨(dú)立的端口，各自均有一套獨(dú)立的數(shù)據(jù)總線、地址總線和控制總線，允許兩個(gè)端口獨(dú)立地對(duì)存儲(chǔ)器中的任何單元進(jìn)行存取操作。當(dāng)兩個(gè)端口同時(shí)對(duì)存儲(chǔ)器中的同一單元進(jìn)行存取操作時(shí)，可由其內(nèi)部仲裁邏輯決定優(yōu)先權(quán)。即當(dāng)兩組地址總線完全相同時(shí)，片內(nèi)總線仲裁邏輯向后訪問的一方發(fā)出等待信號(hào)，使該方進(jìn)入等待，待另一方訪問結(jié)束之后等待撤消，等待方繼續(xù)訪問這一地址。雙口RAM的特殊結(jié)構(gòu)使得雙機(jī)可以方便快速地進(jìn)行數(shù)據(jù)交換，大大提高了主機(jī)與DSP運(yùn)動(dòng)控制卡的并行處理能力，而且解決了DMA方式存在的問題。我們選用Integrated Device Technology公司的IDT7132/IDT7142單片雙口 RAM，它是2K*8Bit的雙口高速靜態(tài)RAM，存取速度為20ns，CPLD系統(tǒng)和89C51可以同時(shí)訪問。

超聲傳感器和報(bào)警器

系統(tǒng)輸入部分采用奧特儀表制造公司的P42-M超聲傳感器，而報(bào)警器為新華電子公司的XH04電磁式蜂鳴器。

整機(jī)調(diào)試

由于要采集的超聲信號(hào)屬于高頻信號(hào)，因此，PCB電路板的電磁兼容性問題顯得非常重要，本系統(tǒng)PCB板由專業(yè)廠商設(shè)計(jì)，充分考慮到了抗干擾的因素。經(jīng)過測(cè)試，高頻信號(hào)在系統(tǒng)中沒有產(chǎn)生影響系統(tǒng)整體性能的干擾。

我們用數(shù)字信號(hào)發(fā)生器產(chǎn)生不同頻率的方波、三角波信號(hào)作為仿真信號(hào)直接輸入到ADC模擬輸入端進(jìn)行測(cè)試，并在試驗(yàn)中逐漸改變C51軟件中的報(bào)警閾值。測(cè)試結(jié)果表明，該系統(tǒng)很好地達(dá)到了預(yù)想的功能要求，并且有良好的實(shí)時(shí)性和魯棒性。

責(zé)任編輯：gt