PCB中的EMC設計：設計中遇到的問題
傳輸線效應
PCB 板上的走線可等效為下圖所示的串聯(lián)和并聯(lián)的電容、電阻和電感結(jié)構(gòu)。串聯(lián)電阻的典型值0.25-0.55 ohms/foot，因為絕緣層的緣故，并聯(lián)電阻阻值通常很高。將寄生電阻、電容和電感加到實際的PCB 連線中之后，連線上的最終阻抗稱為特征阻抗Zo。如果傳輸線和接收端的阻抗不匹配，那么輸出的電流信號和信號最終的穩(wěn)定狀態(tài)將不同，這就引起信號在接收端產(chǎn)生反射，這種效應被稱為振蕩。

傳輸線效應對信號的影響
· 反射信號Reflected signals
· 延時和時序錯誤Delay & Timing errors
· 多次跨越邏輯電平門限錯誤False 　　　Switching
· 過沖與下沖Overshoot/Undershoot
· 串擾Induced Noise (or crosstalk)
· 電磁輻射EMI radiation。

消除反射的方法－阻抗匹配
消除串擾的方法
合理的PCB布局－將敏感的模擬部分與易產(chǎn)生干擾的數(shù)字部分盡量隔離，使易產(chǎn)生干擾的數(shù)字信號走線上盡量靠近交流地，使高頻信號獲得較好的回流路徑。
盡量減小信號回路的面積，降低地線的阻抗，采用多點接地的方法。
使用多層板將電源與地作為獨立的一層來處理。
合理的走線拓樸結(jié)構(gòu)－盡量采用菊花輪式走線

　
電氣長線的隔離與驅(qū)動
10M以下的設計，其信號電氣長度不應超過7英寸
PCB板間的互連應采用接地屏蔽電纜，以降低地線阻抗，并在接口處作濾波處理。
總線的隔離方式：變壓器隔離方式和光電隔離方式。

其他的設計準則
選用高頻特性好的元器件，比如使用高頻瓷介電容及鉭電容、片式電感作為濾波元件等。
電源與地之間要加上高頻去耦電容。
認真地進行ERC（設計規(guī)則檢查）。
妥善處理易引起干擾的元件。
盡量減少PCB中的過孔，走線不可用90度角，電感不能并行靠在一起。

射頻電流的抑制
模數(shù)混合電路的設計與布線
　電源與地線：模擬與數(shù)字部分的電源應當分別布線或進行隔離。在分區(qū)布局的前提下，模擬部分和數(shù)字部分可以共地，但要保持數(shù)字部分的回路不經(jīng)過模擬部分。數(shù)字部分地線可以形成回路以降低地阻抗，但模擬部分不可以，所以數(shù)字部分可以做大面積鋪銅，而模擬部分則不能鋪銅。（對雙層板而言）
模數(shù)混合電路的設計與布線
使用差分線的方法可以降低線路上的差分干擾，但不能降低共模干擾。
兩個基本原則：第一個原則是盡可能減小電流環(huán)路的面積；第二個原則是系統(tǒng)只采用一個參考面最關鍵的問題是不能跨越分割間隙布線。如果必須跨越分割間隙布線，則必須采用隔離或用差分走線的方法。

總線的隔離技術
·總線的位寬度

·容許的偏移度

·時鐘速度要求

總線的隔離技術
用一排光耦合器可完成這種任務，但支持電路可能很龐雜。光耦合器之間的傳播時間失配將導致數(shù)據(jù)偏移，從而引起在接收端的數(shù)據(jù)誤差。為使這種問題減至最小，ISO508 隔離數(shù)字耦合器（圖3）支持在輸入和輸出端的雙緩沖數(shù)據(jù)緩存。這種配置將以2MBps 的速率傳輸數(shù)據(jù)。