隨著 IC 芯片時鐘信號頻率的增加、信號邊沿的減小，由此帶來的信號完整性問題已經(jīng)越來越凸顯。PCB 信號完整性問題主要包括由阻抗不匹配引起的信號過沖、相鄰不同網(wǎng)絡(luò)之間由于各種耦合產(chǎn)生的信號串?dāng)_、有損傳輸線造成的信號邊沿退化等問題。信號完整性問題不僅會造成電路功能錯誤，也會造成各種電磁兼容問題。

　　在高速 PCB 設(shè)計(jì)過程中，為了能夠使 PCB 一次設(shè)計(jì)成功的同時又能確保板級輻射發(fā)射不超標(biāo)，板級信號完整性仿真分析已經(jīng)成為一種重要不可缺少的手段。信號完整性仿真的模型主要有 IBIS 模型、SPICE 模型、VHDL_AMS 模型、 Verilog_AMS 等等。其中 IBIS 模型是 PCB 設(shè)計(jì)業(yè)界中最常用的、最流行的信號完整性仿真模型。板級信號完整性仿真工具有 Mentor Graphics 的 Hyperlynx、 Cadence 公司的 SPECCTRAQuest 等等。下面以 Hyperlynx 為例說明板級信號完整性仿真的方法及具體過程。

　　Mentor Graphics 的 Hyperlynx 軟件可以支持當(dāng)前較流性的 PCB 設(shè)計(jì)軟件生成的 PCB 文件格式，不僅能和 Mentor 公司自己的 Expedition、PADS、Board Station 等 PCB 設(shè)計(jì)軟件進(jìn)行無縫鏈接，還可以和其他 PCB 設(shè)計(jì)軟件，比如 Altium 公司的 Protel（高版本為 designer）、Cadence 公司的 Allegro 軟件及株式會社公司的 Zuken 軟件通過接口進(jìn)行鏈接。一般得到*.HYP 格式文件有兩種方法：第一種是利用 PCB 設(shè)計(jì)軟件本身自帶的和第三方 EDA 軟件的接口（這里是指 PCB 設(shè)計(jì)軟件和 Mentor 公司的 Hyperlynx 軟件之間的借口），比如在 Protel 軟件中，其 PCB 文件本身就可以導(dǎo)出 Hyperlynx 可以讀取的.HYP 格式的文件；第二種是利用 Hyperlynx 軟件自帶的 PCB 轉(zhuǎn)換工具，將目標(biāo) PCB 文件直接轉(zhuǎn)換成仿真所需的.HYP 文件，Hyperlynx8.0 支持轉(zhuǎn)換的 PCB 格式有以下幾種： Cadence 公司的*.DSN、*.brd 文件、Accel 公司的*.PCB 文件、以及株式會社的 *.PCF 文件等。