Cadence軟件是我們公司統(tǒng)一使用的原理圖設(shè)計、PCB設(shè)計、高速仿真、自動布線的EDA工具。本篇Cadence使用手冊是一本基于Allegro SPB V15.2版本的Cadence軟件的基礎(chǔ)使用手冊，包括原理圖設(shè)計、PCB設(shè)計、高速仿真、約束管理器、自動布線五個方面的內(nèi)容，是一個入門級的教材。通過這本手冊旨在讓新進(jìn)員工能掌握Cadence的基本使用方法，能獨立進(jìn)行原理圖及PCB的設(shè)計，了解自動布線、約束管理器的使用，熟悉高速仿真的過程，并對公司的EDA流程有全面的了解。

　　Cadence軟件是一個功能強大的系統(tǒng)工具，包括很多功能模塊，如原理圖輸入；數(shù)字、模擬及混合電路仿真；自動布局、布線；印刷電路板圖及生產(chǎn)制造數(shù)據(jù)輸出；以及針對高速PCB板MCM電路的信號完整性分析等，從前到后提供了完整的輸入、分析、版圖編輯和制造的全線EDA輔助設(shè)計工具。

　　Cadence板級設(shè)計范疇，主要由以下幾部份組成：

　　1.1 庫

　　所有的EDA軟件都離不開庫的支持，庫的豐富程度在一定程度上決定著EDA工具的實用性。Cadence板級設(shè)計的庫按調(diào)用它的軟件工具可分為四類：

　　原理圖庫：Concept HDL調(diào)用

　　信噪庫：SPECCTRAQuest工具調(diào)用。

　　邏輯功能庫：Verilog －XL工具調(diào)用

　　物理庫：Allegro工具調(diào)用。

　　1.2原理圖輸入

　　在Cadence板級設(shè)計中的原理圖輸入工具為Concept-HDL，它可以靈活高效地將原理圖送入計算機，并生成后繼工具能夠處理的數(shù)據(jù)。

　　1.3設(shè)計轉(zhuǎn)換和修改管理

　　它實際是原理圖與PCB之間的一個紐帶，負(fù)責(zé)將原理圖中所表述的器件連接關(guān)系及元件封裝說明翻譯成PCB所能接受的格式，并將PCB信息反饋到原理圖中，以保證原理圖與PCB的同步。這種由前到后和由后到前的設(shè)計數(shù)據(jù)的轉(zhuǎn)換都是由這一環(huán)境完成的。

　　1.4物理設(shè)計與加工數(shù)據(jù)的生成

　　這一環(huán)境主要完成PCB圖的設(shè)計（包括布局、布線）和生成后繼制造與加工PCB板所需的各種數(shù)據(jù)文件。

　　1.5高速PCB規(guī)劃設(shè)計環(huán)境

　　在該環(huán)境中可以對PCB圖進(jìn)行信號完整性分析等高速仿真，并將分析結(jié)果傳遞到Concept和 Allegro，從不斷修改和完善PCB圖。這一工具在信號頻率較高的PCB設(shè)計中尤為有用。