該問(wèn)題由某客戶(hù)提出，發(fā)生在 STM32F103VDT6 器件上。據(jù)其工程師講述：在其產(chǎn)品中，需要使用STM32 的 ADC 對(duì)多路模擬信號(hào)進(jìn)行同步采樣。在具體的實(shí)現(xiàn)上，采用了 ADC 常規(guī)通道的掃描模式來(lái)完成這一功能。然而，在調(diào)試中過(guò)程中發(fā)現(xiàn)一個(gè)奇怪的現(xiàn)象：當(dāng)將各路模擬信號(hào)的電平設(shè)置成相同時(shí)，ADC 對(duì)各路模擬信號(hào)的轉(zhuǎn)換結(jié)果相同，用 A 來(lái)表示。改變其中一路模擬信號(hào)的電平，并保持其各路模擬信號(hào)的電平不變，則 ADC 對(duì)該路信號(hào)的轉(zhuǎn)換結(jié)果變?yōu)?B。然而，此時(shí)與其在掃描次序上相鄰的下一路模擬信號(hào)的轉(zhuǎn)換結(jié)果也發(fā)生了變化，記作 C。經(jīng)多次實(shí)驗(yàn)發(fā)現(xiàn)，B 和 C 在數(shù)值上相對(duì)于 A 有相同的變化方向。于是，懷疑 ADC 的相鄰?fù)ǖ篱g存在著某種串?dāng)_。

　　重復(fù)試驗(yàn)，確認(rèn)現(xiàn)象如其所述。檢查其硬件設(shè)計(jì)，在與 VDD、VDDA、VSS、VSSA、Vref+、Vref-相關(guān)的電路中未發(fā)現(xiàn)異常。修改軟件，增大 ADC 各個(gè)通道的采樣保持時(shí)間Ts 。重新測(cè)試，發(fā)現(xiàn) C 相對(duì)于 A 的變化量有所減小。進(jìn)一步增大 ADC 各個(gè)通道的采樣保持時(shí)間Ts，發(fā)現(xiàn) C 相對(duì) A 的變化量進(jìn)一步減小。