微控制器（MCU）領域如今仍由 8 位和 16 位器件控制，但隨著更高性能的 32 位處理器開始在 MCU 市場創(chuàng)造巨大收益，在系統(tǒng)設計方面，芯片架構師面臨著 PC 設計人員早在十年前便遇到的挑戰(zhàn)。盡管新內(nèi)核在速度和性能方面都在不斷提高，一些關鍵支持技術卻沒有跟上發(fā)展的步伐，從而導致了嚴重的性能瓶頸。

很多 MCU 完全依賴于兩種類型的內(nèi)部存儲器件。適量的 SRAM 可提供數(shù)據(jù)存儲所需的空間，而 NOR 閃存可提供指令及固定數(shù)據(jù)的空間。

在新 32 位內(nèi)核的尺寸和運行速度方面，嵌入式 SRAM 技術正在保持同步。成熟的 SRAM 技術在 100MHz 的運行范圍更易于實現(xiàn)。對 MCU 所需的典型 RAM 容量來說，這個速度級別也更具成本效益。

但是標準的 NOR 閃存卻落在了基本 32 位內(nèi)核時鐘速度之后，幾乎相差一個數(shù)量級。當前的嵌入式 NOR 閃存技術的存取時間基本為 50ns （20 MHz）。這在閃存器件和內(nèi)核間轉(zhuǎn)移數(shù)據(jù)的能力方面造成了真正的瓶頸，因為很多時鐘周期可能浪費在等待閃存找回特定指令上。

標準MCU 執(zhí)行模型——XIP （eXecute In Place）更加劇了處理器內(nèi)核速度和閃存存取時間之間的性能差距。

大容量存儲中的應用容錯及 SRAM較高的成本是選擇直接從閃存執(zhí)行的兩個主要原因。存儲在閃存內(nèi)的程序基本不會被系統(tǒng)內(nèi)的隨機錯誤破壞，如電源軌故障。利用閃存直接執(zhí)行還無需為MCU器件提供足夠的 SRAM，來將應用從一個 ROM 或閃存器件復制至目標 RAM 執(zhí)行空間。

?

消除差距

理想的情況是，改進閃存技術，以匹配32位內(nèi)核的性能。雖然當前的技術有一定的局限，仍有一些有效的方法，可幫助架構師解決性能瓶頸問題。

簡單的指令預取緩沖器和指令高速緩存系統(tǒng)在32位MCU設計中的采用，將大大提高MCU的性能。下面將介紹系統(tǒng)架構師如何利用這些技術將16位的MCU架構升級至32位內(nèi)核CPU。