??對于設計人員而言，根據(jù)應用的性能、電源、存儲器以及接口要求尋找特定的嵌入式處理器是一項令人生畏的艱巨任務，因為即便是相似的系統(tǒng)也存在著顯著的差異。盡管ARM處理器提供十幾種選擇，但系統(tǒng)設計人員卻很難找到“完美的搭配”。 ??本文將重點介紹各種標準接口，并揭示它們對不同嵌入式的區(qū)別所在。了解基本接口可幫助設計人員優(yōu)先考慮哪些接口應為片上（on-chip）。不過，雖然標準接口具有很高的使用價值，但為了提供額外的片上資源，也需要可定制的片上接口。本文將介紹兩種這樣的外設模塊。 ??USB ??通用串行總線（USB）接口最初的開發(fā)目的是用來連接個人計算機與外設。隨著時間的推移，它已經(jīng)成為工業(yè)與基礎設施應用的常用接口。諸如鍵盤、鼠標以及示波器等人機接口設備（HID）通常都采用USB接口，這就意味著它必須得到系統(tǒng)嵌入式處理器的支持。實現(xiàn)這一目標的最有效方法是采用片上外設。 ??除了HID之外，工業(yè)與基礎設施應用還可以使用另外兩種設備。USB通信設備類（CDC）不但適用于調(diào)制解調(diào)器與傳真機，而且還可通過提供用于以太網(wǎng)數(shù)據(jù)包傳輸?shù)慕涌趤碇С趾唵蔚穆?lián)網(wǎng)。同樣，USB大容量存儲設備（MSD）主要針對硬盤驅(qū)動器及其它存儲介質(zhì)。 ??USB 2.0規(guī)范要求主機初始化所有向內(nèi)及向外的傳輸。此外，該規(guī)范還定義了三種基本設備：主機控制器、集線器以及外設。 ??USB 2.0的物理互連是一種在每個星型中心使用一個集線器的分層星型拓撲結構。每條線段都是一個主機與集線器或功能之間的點對點連接，或者是一個連接至另一個集線器或功能的集線器。 ??USB 2.0系統(tǒng)中用于設備的尋址方案可實現(xiàn)單個主機連接多達127個設備。這127個設備可以是集線器或外設的任何組合。復合或組合設備可以是這127個設備中兩個或兩個以上的設備。 ??雖然USB 2.0很可能是工業(yè)和許多基礎設施應用的首選，但外設設備需要在沒有主機參與的情況下彼此通信時，還需要部署移動USB（USB OTG）。為了實現(xiàn)點對點通信，USB OTG引入了一種新的設備，這類設備包含可為兩個外設實現(xiàn)數(shù)據(jù)共享的限制主機功能。 ??OTG補充方案定義了一套新的、稱之為主機協(xié)商協(xié)議（HNP）的握手方式。使用HNP，能夠作為默認外設連接的設備可請求成為主機。這有助于現(xiàn)有USB 2.0主機設備范例提供點對點通信。另外還定義了會話請求協(xié)議（SRP）。 ??USB具有可靠標準的普及性與極高地位，可向嵌入式處理器廠商提供專門針對USB功能的軟件庫，從而可大幅縮短開發(fā)時間。系統(tǒng)設計人員不必編寫自己的代碼，只需進行功能調(diào)用，便可實施接口。 ??這些庫應通過認證，證明已通過了USB實施人員論壇實施的USB設備及嵌入式主機合規(guī)性測試。德州儀器（TI）等一些廠商可為其嵌入式處理器提供廣泛的USB庫。 ??2007年，旨在創(chuàng)建一種更快USB類型的USB 3.0推廣團隊（the USB 3.0 Promoter Group）得以成立，這種USB類型不但向后兼容以前的USB標準，而且還可提供比USB 2.0快10倍的數(shù)據(jù)速率。USB 3.0采用新的信號發(fā)送方案，并通過保留USB 2.0雙線接口實現(xiàn)了向后兼容性。然而這種更快的版本還處于部署初期，USB 2.0今后數(shù)年仍將是最常用的USB類型，其具有高速（480Mbps）、低速（1.5Mbps）以及全速（12Mbps）三種速度選項。 ??EMAC ??雖然符合IEEE 802.3以太網(wǎng)標準的接口一般會被誤稱為以太網(wǎng)介質(zhì)訪問控制器（EMAC），但完整的EMAC子系統(tǒng)接口實際上包括三個模塊，這三個模塊可能會集成在片上，也可能不會：物理層接口（PHY）；以太網(wǎng)MAC，其可實施協(xié)議的EMAC層；定制接口一般稱為MAC控制模塊。 ??EMAC模塊可控制系統(tǒng)到PHY的包數(shù)據(jù)流。MDIO模塊可執(zhí)行PHY的配置以及狀態(tài)監(jiān)控。兩個模塊都可通過MAC控制模塊訪問系統(tǒng)核心，從而還可優(yōu)化數(shù)據(jù)流。在TI嵌入式處理器等完全集成型解決方案中，定制接口被視為EMAC/MDIO外設不可或缺的組成部分。 ??完整的EMAC子系統(tǒng)如圖1所示。 ?? ??EMAC控制模塊不但可控制設備中斷，而且還整合了一個用于保持EMAC緩存器描述符的8K字節(jié)內(nèi)部隨機訪問存儲器（RAM）。該MDIO模塊采用802.3串行管理接口來詢問和控制多達32個采用共享雙線總線連接至設備的以太網(wǎng)PHY。 ??主機軟件使用MDIO模塊來配置連接至EMAC的每個PHY的自動協(xié)商參數(shù)，恢復協(xié)商結果，并在EMAC模塊中配置所需的參數(shù)，以實現(xiàn)正確的操作。該模塊可為MDIO接口實現(xiàn)近乎透明的操作，基本不需要核心處理器的維護。 ??EMAC模塊可在網(wǎng)絡與處理器之間提供一個高效率的接口。EMAC模塊通?？商峁?0Base-T（10Mbit／秒）與100Base TX（100Mbit／秒）、半雙工與全雙工模式，以及硬件流控制與服務質(zhì)量（QoS）支持。此外，部分處理器現(xiàn)在還支持可實現(xiàn)1000Mbit／秒數(shù)據(jù)速率的千兆位EMAC容量。 ??由于以太網(wǎng)的廣泛使用，嵌入式處理器一般都在芯片上集成了一個或多個EMAC接口。不同的廠商在實施上述完整的EMAC子系統(tǒng)時采用的方法也稍有不同。實施以太網(wǎng)接口所需的軟件支持與庫的質(zhì)量和范圍是選擇嵌入式處理器廠商時需要考慮的另一個問題。 ??路由器或交換機等應用所需的EMAC有時不止一個。這些應用通過使用多個EMAC，能夠在創(chuàng)建同步過程通信的同時，與眾多設備通信。 ??SATA ??串行ATA（SATA）可將主機總線適配器與諸如硬盤驅(qū)動器與光盤驅(qū)動器等大容量存儲設備相連。它已基本取代了之前的并行ATA（PATA）。PATA要求40/80線并行線纜，長度不超過18英寸。PATA的最大數(shù)據(jù)傳輸速率為133Mbit／秒，而SATA串行數(shù)據(jù)格式則使用兩個差分對來支持連接數(shù)據(jù)存儲設備的接口，線路速率為1.5Gbit／秒（SATA版本1）、3.0Gbit／秒（SATA版本2）與6.0Gbit／秒（SATA版本3）。SATA 1和SATA 2現(xiàn)已面市，SATA 3將在近期推出。 ??此外，SATA控制器需要的線纜較細，而且可以長達3英尺。較細的線纜更加靈活，一方面可實現(xiàn)更便捷的布線，另一方面更有利于大容量存儲設備外殼內(nèi)的空氣流通。 ??串行鏈路可獲得高性能的部分原因是采用高級系統(tǒng)存儲器結構來容納高速串行數(shù)據(jù)。這種高級主機控制器接口（AHCI）存儲器結構可為控制、狀態(tài)以及命令列表數(shù)據(jù)表提供一個通用域。命令列表的每條記錄都包含用于編程SATA設備的信息以及一個用于在系統(tǒng)存儲器與設備之間傳輸數(shù)據(jù)、指向描述符表的指針。 ??大多數(shù)SATA控制器不但支持熱插拔，而且還采用端口多路器來增加可連接至單個HBA端口的設備數(shù)量。SATA標準有一個很長的特性列表，但幾乎沒有SATA控制器可支持所有這些特性。常見特性包括：支持AHCI控制器規(guī)范1.1版；集成SERDES PHY；集成Rx與Tx數(shù)據(jù)緩存器；支持SATA電源管理特性；每端口配備內(nèi)部DMA引擎；多達32條記錄的硬件輔助原生命令排序（NCQ）；32位尋址；支持端口乘法器；支持LED工作；機械控制開關（mechanical presence switch）。 ??由于SATA能夠存儲可延伸至太字節(jié)范圍的大量數(shù)據(jù)，因此應用非常廣泛，其中包括上網(wǎng)本、膝上型電腦、臺式機、多媒體設備以及便攜式數(shù)據(jù)終端等。此外，SATA還可用于可能需要傳感器或系統(tǒng)監(jiān)控器存儲大量數(shù)據(jù)以待后續(xù)分析的工業(yè)應用。 ??DDR2/移動DDR ??DDR2是雙倍數(shù)據(jù)速率（DDR）SDRAM規(guī)范的后繼標準，這兩個標準互不兼容。DDR2在總線時鐘信號的上升沿與下降沿傳輸數(shù)據(jù)，并能夠以更高的總線速度運行，從而可實現(xiàn)每個內(nèi)部時鐘周期四次的數(shù)據(jù)傳輸。 ??簡化型DDR2控制器包括以下設計塊：存儲器控制、讀取接口、寫入接口以及I/O塊。 ??這些塊以及它們與DDR2存儲器芯片及核心邏輯的關系見圖2所示。 ?? ??存儲器控制塊發(fā)出存儲器對專用核心邏輯的訪問，反之也是如此。讀取物理塊負責處理在各個讀取周期中采集數(shù)據(jù)的外部信號時序，而寫入物理塊則使用適當?shù)耐獠啃盘枙r序管理時鐘與數(shù)據(jù)的發(fā)出。 ??字節(jié)寬度雙向數(shù)據(jù)選通（DQS）隨數(shù)據(jù)（DQ）通過外部方式傳輸，用于采集目的。DQS在讀取存儲器時由控制器通過邊緣對齊的方式傳輸，而在寫入存儲器時則采用中心對齊的方式。片上延遲鎖相環(huán)（DLL）用于鎖住DQS及相應的DQ。這可在電壓及溫度發(fā)生變化時確保它們能夠彼此跟蹤。 ??DDR2 SRAM具有差分時鐘輸入，可降低時鐘輸入占空比變化時的影響。此外，DDR2 SRAM還支持數(shù)據(jù)掩碼信號，可在各個寫入周期中為數(shù)據(jù)位添加掩碼。 ??移動DDR（MDDR）也稱低功耗雙倍數(shù)據(jù)傳輸速率存儲器（LPDDR），因為其工作電壓為1.8V，而傳統(tǒng)存儲器工作電壓為2.5V或3.3V，通常用于便攜式電子產(chǎn)品。此外，移動DDR存儲器還支持傳統(tǒng)DDR2存儲器不具備的低功耗狀態(tài)。與所有DDR存儲器一樣，雙倍數(shù)據(jù)傳輸速率是通過器件時鐘上下沿同時傳輸數(shù)據(jù)實現(xiàn)的。 ??uPP ??由于片上外設的數(shù)量受成本或其它限制條件的約束，系統(tǒng)設計人員往往想找出數(shù)據(jù)片上與片外傳輸?shù)男路椒?。一種策略是利用未使用視頻端口的資源，實際上是利用它來高速發(fā)送和接收非視頻數(shù)據(jù)。這種方法的缺點之一就是數(shù)據(jù)必須被格式化成視頻幀，這在工作中需要部分處理器MIPS的支持，而在設計周期中則需要寶貴的編程時間。 ??其它的方法存在類似的困難，而且大多數(shù)標準片上數(shù)據(jù)接口是串行端口，不能執(zhí)行高速數(shù)據(jù)傳輸。 ??最終許多系統(tǒng)設計人員認識到將某種不符合特定接口標準，但能夠以多種方式配置的高靈活高速外設專門用于數(shù)據(jù)傳輸會帶來顯著的優(yōu)勢。如果系統(tǒng)處理器必須與高速DAC、ADC、DSP乃至FPGA連接，實現(xiàn)250MB／秒的高速數(shù)據(jù)傳輸，則這種思路就非常有價值了。 ??這種外設的基本架構很容易描述。它要有多個具有單獨并行總線的通道，經(jīng)配置后可以容納超過一個字的長度。此外，它還要有內(nèi)部DMA塊，這樣其工作就無需占用內(nèi)核的MIPS預算。單、雙倍數(shù)據(jù)速率以及多種數(shù)據(jù)打包格式也是可以使用的。 ??TI各種嵌入式處理器都提供通用并行端口（uPP），包括Sitara ARM9 AM1808與AM1806