基于高速FPGA的PCB設(shè)計技術(shù):如果高速PCB 設(shè)計能夠像連接原理圖節(jié)點那樣簡單，以及像在計算機顯示器上所看到的那樣優(yōu)美的話，那將是一件多么美好的事情。然而，除非設(shè)計師初入PCB 設(shè)計，或者是極度的幸運，實際的PCB 設(shè)計通常不像他們所從事的電路設(shè)計那樣輕松。在設(shè)計最終能夠正常工作、有人對性能作出肯定之前，PCB設(shè)計師都面臨著許多新的挑戰(zhàn)。這正是目前高速PCB設(shè)計的現(xiàn)狀--設(shè)計規(guī)則和設(shè)計指南不斷發(fā)展，如果幸運的話，它們會形成一個成功的解決方案。絕大多數(shù)PCB是精通PCB器件的工作原理和相互影響以及構(gòu)成電路板輸入和輸出的各種數(shù)
據(jù)傳輸標(biāo)準(zhǔn)的原理圖設(shè)計師與可能知道一點甚至可能一點也不知道將小小的原理圖連線轉(zhuǎn)換成印刷電路銅線后將會發(fā)生什么的專業(yè)版圖設(shè)計師相互合作的成果。通常，對最終電路板的成敗負(fù)責(zé)的是原理圖設(shè)計師。但是，原理圖設(shè)計師對優(yōu)秀的版圖技術(shù)懂得越多，避免出現(xiàn)重大問題的機會就越多。
如果設(shè)計中含有高密度的FPGA，很可能會有許多挑戰(zhàn)擺放在精心設(shè)計的原理圖前面。包括數(shù)以百計的輸入和輸出口數(shù)量，超過500MHz(某些設(shè)計中可能更高) 的工作頻率，以及小至半毫米的焊球間距等，這些都將導(dǎo)致設(shè)計單元之間產(chǎn)生不應(yīng)有的相互影響。