在前面的實(shí)驗(yàn)里，我們所有的實(shí)驗(yàn)都是基于這樣一個(gè)觀點(diǎn)，即將一個(gè)數(shù)字系統(tǒng)劃分成合適利用已有的中小規(guī)模數(shù)字集成電路的功能的模塊，然后將這些集成電路通過(guò)外部引線連接起來(lái)?，F(xiàn)在開始我們將研究用可編程邏輯器件(PLD/FPGA)來(lái)進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)?？删幊踢壿嬈骷且环N大規(guī)模的集成電路，其內(nèi)部預(yù)置了大量易于實(shí)現(xiàn)各種邏輯函數(shù)的結(jié)構(gòu)，同時(shí)還有一些用來(lái)保持信息或控制連接的特殊結(jié)構(gòu)，這些保持的信息或連接確定了器件實(shí)現(xiàn)的實(shí)際邏輯功能，當(dāng)改變這些信息或連接時(shí)器件的功能也將隨之改變。可編程邏輯器件的設(shè)計(jì)過(guò)程和傳統(tǒng)的中小規(guī)模數(shù)字電路設(shè)計(jì)也不一樣，可編程數(shù)字系統(tǒng)，無(wú)論是CPLD還是FPGA器件都需要利用軟件工具來(lái)進(jìn)行設(shè)計(jì)?？删幊虜?shù)字系統(tǒng)設(shè)計(jì)總體上一般可以分為設(shè)計(jì)輸入、項(xiàng)目處理、設(shè)計(jì)校驗(yàn)和器件編程這四個(gè)主要過(guò)程。下面我們將一個(gè)簡(jiǎn)單的模60BCD計(jì)數(shù)器為例，說(shuō)明可編程數(shù)字系統(tǒng)設(shè)計(jì)的基本流程、概念和方法，掌握Quartus II軟件的基本功能和操作，了解原理圖輸入方式的設(shè)計(jì)全過(guò)程。