一、設(shè)計(jì)目標(biāo)
　　基于鎖相環(huán)的理論，以載波恢復(fù)環(huán)為依托搭建數(shù)字鎖相環(huán)平臺(tái)，并在FPGA中實(shí)現(xiàn)鎖相環(huán)的基本功能。
　　在FPGA中實(shí)現(xiàn)鎖相環(huán)的自動(dòng)增益控制，鎖定檢測(cè)，鎖定時(shí)間、失鎖時(shí)間的統(tǒng)計(jì)計(jì)算，多普勒頻偏的估計(jì)。
　　通過(guò)USB接口與電腦實(shí)現(xiàn)通信來(lái)交換有關(guān)鎖相環(huán)的參數(shù)。電腦傳遞鎖相環(huán)所需的參數(shù)（如等效噪聲帶寬等），F(xiàn)PGA將鎖相環(huán)的結(jié)果傳遞給電腦（如鎖定時(shí)間，多普勒頻率等）。
　　二、設(shè)計(jì)任務(wù)
　　鎖相環(huán)的輸入具有自動(dòng)增益控制AGC模塊，這樣可以允許一定動(dòng)態(tài)范圍的信號(hào)輸入，也減少了輸入環(huán)路信噪比的大幅波動(dòng)，從而減少了環(huán)路噪聲帶寬的大幅波動(dòng)。
　　基于VHDL語(yǔ)言實(shí)現(xiàn)數(shù)字鎖相環(huán)，混頻基于CORDIC算法，相位提取模塊是修正的反正切相位提取，環(huán)路濾波器采用理想的二階環(huán)，NCO采用32位的累加器。設(shè)計(jì)完先進(jìn)行Modelsim仿真，后利用ISE自帶的CHIPSCOPE下載調(diào)試。
　　具有鎖定檢測(cè)模塊，當(dāng)環(huán)路鎖定時(shí)，通過(guò)LED燈或數(shù)碼管給出鎖定指示。
　　通過(guò)鎖定指示的輸出信號(hào)，來(lái)控制一個(gè)實(shí)時(shí)時(shí)鐘，這樣可以統(tǒng)計(jì)鎖定時(shí)間和失鎖時(shí)間，所記錄的時(shí)間存入兩個(gè)FIFO。
　　設(shè)計(jì)USB通信模塊，使得設(shè)計(jì)的鎖相環(huán)可以同電腦進(jìn)行通信，將接收電腦傳給FPGA的環(huán)路參數(shù)，同時(shí)將檢測(cè)的鎖定時(shí)間和失鎖時(shí)間，鎖定指示，多普勒頻偏估計(jì)等傳輸給電腦。
　　利用MATLAB GUI設(shè)計(jì)一個(gè)控制面板，通過(guò)控制面板可以隨時(shí)改變鎖相環(huán)的環(huán)路參數(shù)，也可以接收鎖相環(huán)通過(guò)USB傳輸給電腦的鎖相環(huán)的結(jié)果。
　　三、設(shè)計(jì)原理
　　隨著數(shù)字技術(shù)的發(fā)展，現(xiàn)在出現(xiàn)了很多資源豐富的可編程器件，像FPGA、DSP、專(zhuān)用集成電路等，基于軟件無(wú)線(xiàn)電的通信系統(tǒng)，一般采用數(shù)字鎖相環(huán)。數(shù)字鎖相環(huán)具有鎖定精度高，跟蹤帶寬大，參數(shù)可以在不修改硬件電路的前提下進(jìn)行修改等種種的優(yōu)點(diǎn)。目前，數(shù)字鎖相環(huán)廣泛應(yīng)用于通信、航天等領(lǐng)域。針對(duì)具體的應(yīng)用，數(shù)字鎖相環(huán)可以用于載波跟蹤，相位提取等。本設(shè)計(jì)就是以載波回復(fù)環(huán)為依托進(jìn)行的數(shù)字鎖相環(huán)設(shè)計(jì)。
　?。?）、鎖相環(huán)的基本框架
　　鎖相環(huán)是一個(gè)頻率與相位的同步控制系統(tǒng)。它的工作過(guò)程可用下圖表示
　　
　　圖（1）、鎖相環(huán)基本框圖
　　上面的鎖相環(huán)是一般模擬鎖相環(huán)所必需包含的環(huán)路組成，包括鑒相器、環(huán)路濾波器、壓控振蕩器。而對(duì)于利用軟件來(lái)實(shí)現(xiàn)的全數(shù)字鎖相環(huán)，必須在FPGA內(nèi)部實(shí)現(xiàn)鎖相環(huán)的鑒相器、環(huán)路濾波器、壓控振蕩器等部件。
　?。?）、本設(shè)計(jì)所要實(shí)現(xiàn)的鎖相環(huán)的基本框架
　　
　　圖（2）、本設(shè)計(jì)所要實(shí)現(xiàn)的鎖相環(huán)的基本框架
　　本設(shè)計(jì)中，鑒相器有CORDIC混頻器加上修正的arctan相位提取器組成，環(huán)路濾波器有理想二階環(huán)組成，NCO由32位的數(shù)字累加器組成。