基于單相機的全景視覺系統(tǒng)是利用凸面鏡反射四周圖像進行定位，在計算資源有限時是一種較好的選擇，且視覺導航等方向的應用也成為一種最實用的方法［1-2］，這種方案雖然視野開闊，但獲取的信息有限，真實的系統(tǒng)中很難應用。隨著芯片計算能力的不斷提高，基于多通道的全景視覺系統(tǒng)已逐漸成為可能。本文介紹的智能車多通道全景視覺是指以觀測點為中心，多個相機可同時觀測車輛的前中、前左、前右、后左、后右和頂上6個方向的景物。該系統(tǒng)中的6臺數(shù)字相機中5臺分布在車輛的側(cè)面，1臺在頂部，可以得到車輛周圍全景360°的圖像。該系統(tǒng)每個相機的分辨率為百萬像素，即1 280×1 024，幀率為30 f/s，即便圖像為8 bit單色，系統(tǒng)的總數(shù)據(jù)率也高達200 MB/s以上。同時，6個相機圖像需要預處理，投影到同一坐標系，或者拼接成單幅完整圖像才能滿足智能車導航系統(tǒng)的要求，這些涉及到大量復雜計算。針對這些要求，該系統(tǒng)的硬件處理部分利用了DSP和FPGA芯片各自的特長，選用高速DSP+FPGA［3-6］的方案，而DSP方案也是海量圖像處理中普遍應用的［7］。高性能通用C6416 DSP芯片，配合FPGA進行高度并行數(shù)據(jù)處理，可實現(xiàn)高速實時的視覺圖像處理。這種方案的優(yōu)點在于，不僅可以利用DSP的高速處理能力，同時利用FPGA的控制能力和在高度并行化數(shù)據(jù)處理方面的優(yōu)勢，相比其他方案更容易滿足全景視覺系統(tǒng)所需要的高度實時處理。
　　1 系統(tǒng)總體方案設計
　　為適合高速圖像采集，本系統(tǒng)選用CMOS傳感器，CMOS的一個優(yōu)點是數(shù)據(jù)讀取速度快。系統(tǒng)由高速CMOS相機、基于CamLink技術(shù)的圖像讀取、FPGA+DSP的圖像處理三部分構(gòu)成，如圖1所示。從圖1可以看出，該系統(tǒng)有兩片F(xiàn)PGA，圖像讀取模塊中的FPGA1負責從CMOS相機抓圖和通訊控制，F(xiàn)PGA2則輔助兩片DSP進行高速圖像處理，實現(xiàn)同時對6個相機圖像的實時處理。
　　
　　邏輯控制芯片FPGA1選用XILINX公司的XC3S1000LFG456作為視頻數(shù)據(jù)采集控制芯片，該芯片是Spartan3低功耗系列的一種，具有1 M個邏輯門，24個18×18乘法器及豐富的片上存儲空間，足夠進行視頻采集的同步邏輯控制。并行計算FPGA選用XILINX公司Virtex-4系列中的XC4VFX60-FF1152，內(nèi)部有4 Mbit RAM，56 880個邏輯門和128個XtremeDSP模塊，足夠進行大量高速數(shù)據(jù)處理，特別是片上18 KRAM模塊工作在500 MHz，支持真正的雙端口讀寫同步操作，為該芯片作為芯片間高速數(shù)據(jù)交互提供了資源。2個協(xié)處理DSP芯片為TI公司高性能C6416，擁有8個并行處理單元，工作頻率為600 Hz，最高處理速度可達4 800 兆指令/秒（MFLOPS）。
　　系統(tǒng)設計采集圖像大小為1 280×1 024像素，最高速度可達每相機60 f/s的實時采集。6路攝像頭輸出的數(shù)字視頻信號經(jīng)過FPGA1進行同步分離后，進入輸入端高速數(shù)據(jù)緩沖區(qū)。系統(tǒng)采用兩片ZBT SRAM進行乒乓數(shù)據(jù)采集，當一幀圖像采集完，F(xiàn)PGA1通知FPGA2進行數(shù)據(jù)轉(zhuǎn)移，F(xiàn)PGA2將數(shù)據(jù)預處理后由DSP經(jīng)EDMA保存到SRAM后等待進一步處理。