本文檔推薦一種設(shè)計(jì)流程，它在電機(jī)控制設(shè)計(jì)中利用了 Altera FPGA 強(qiáng)大的適應(yīng)能力、精度可調(diào) DSP 以及集成系統(tǒng)設(shè)計(jì)工具。工業(yè)電機(jī)驅(qū)動(dòng)設(shè)備的設(shè)計(jì)人員可以充分發(fā)揮這一設(shè)計(jì)流程的性能、集成和效率優(yōu)勢。

　　在工業(yè)能耗中，三分之二以上的能耗來自工業(yè)電機(jī)驅(qū)動(dòng)設(shè)備，因此，在工廠費(fèi)用開支中，高效的電氣特性是非常重要的因素。在電機(jī)驅(qū)動(dòng)系統(tǒng)中采用速率可變驅(qū)動(dòng)器 （VSD） 來替代傳統(tǒng)的驅(qū)動(dòng)器能夠顯著提高效率，能耗節(jié)省了近 40%。Altera 的 FPGA 體系結(jié)構(gòu)具有圖 1 所示的靈活性、性能、集成以及設(shè)計(jì)流程優(yōu)勢，是 VSD 系統(tǒng)的高效平臺(tái)：

　　■ 調(diào)整性能——通過并行處理以及靈活的功能進(jìn)一步提高各種類型電機(jī)的性能和效率。設(shè)計(jì)集成——在一片器件中集成嵌入式處理器、編碼器接口、DSP 運(yùn)動(dòng)控制算法以及工業(yè)網(wǎng)絡(luò)。

　　■ 靈活的設(shè)計(jì)——重新使用 IP，采用精度可調(diào) DSP 模塊。在控制通路的任意部分都可以實(shí)現(xiàn)定點(diǎn)或者浮點(diǎn)精度。

　　■ 確定性延時(shí)——在硬件中實(shí)現(xiàn)電機(jī)算法以及確定性操作。

　　功能強(qiáng)大而又流暢的工具——使用 Simulink 等建模工具，結(jié)合 Altera 的 DSP Builder 以及 Qsys 或者 SOPC Builder 通用集成工具，優(yōu)化低成本 FPGA 中的全電機(jī)系統(tǒng)。雖然通常使用商用微控制器 （MCU） 或者數(shù)字信號(hào)處理器 （DSP） 來實(shí)現(xiàn)處理和控制環(huán)，監(jiān)控負(fù)載并調(diào)整位置、速度和其他驅(qū)動(dòng)功能，但是，微控制器不夠靈活，在性能上也有限制。在算法非常復(fù)雜的系統(tǒng)中，需要較高的 MIPS 處理能力，這些缺點(diǎn)尤其明顯。而且，在軟件中編寫代碼很難實(shí)現(xiàn)硬件最優(yōu)系統(tǒng)。

　　同樣的，雖然高端 DSP 一般能夠處理電機(jī)控制計(jì)算功能，但是，高端 DSP 并不適用于需要同時(shí)處理高精度時(shí)間運(yùn)算以及面向任務(wù)運(yùn)算的系統(tǒng)，例如，存儲(chǔ)器接口、信號(hào)接口和濾波，或者支持工業(yè)以太網(wǎng)協(xié)議標(biāo)準(zhǔn)等。