1.1 關(guān)于EDA 技術(shù)

　　隨著科學(xué)技術(shù)的進(jìn)步，電子器件和電子系統(tǒng)設(shè)計(jì)方法日新月異，電子設(shè)計(jì)自動化（ Electronics Design Automation，EDA）技術(shù)正是適應(yīng)了現(xiàn)代電子產(chǎn)品設(shè)計(jì)的要求，吸收了多學(xué)科最新成果而形成的一門新技術(shù)?，F(xiàn)如今掌握EDA 技術(shù)是電子信息類專業(yè)的學(xué)生、工程技術(shù)人員所必備的基本能力和技能。

　　傳統(tǒng)電子電路的設(shè)計(jì)，首先要對系統(tǒng)進(jìn)行分析，然后按功能對系統(tǒng)進(jìn)行劃分，接下來就要選擇特定芯片， 焊接成PCB 電路板，最后對成品PCB 電路板進(jìn)行調(diào)試。這樣的設(shè)計(jì)沒有靈活性可言，搭成的系統(tǒng)需要的芯片種類多且數(shù)目大，而且對于電路圖的設(shè)計(jì)和電路板的設(shè)計(jì)都需要很大的工作量，工作難度也很高。然而，隨著可編程器件和EDA 技術(shù)的發(fā)展，傳統(tǒng)設(shè)計(jì)的劣勢被克服，采用可編程邏輯器件基于芯片的設(shè)計(jì)方法，期間的內(nèi)部邏輯和引腳可以由設(shè)計(jì)者自行決定，大大提高了設(shè)計(jì)的靈活性，提高了工作效率；同時，將系統(tǒng)集成在一個芯片上的設(shè)計(jì)，使系統(tǒng)具有體積小、功耗低、可靠性高等特點(diǎn)。

　　EDA 技術(shù)的發(fā)展大致經(jīng)歷了三個階段： 20 世紀(jì)70 年代的CAD（計(jì)算機(jī)輔助設(shè)計(jì)）階段、20 世紀(jì)80 年代的CAE（計(jì)算機(jī)輔助工程）階段、20 世紀(jì)90 年代后的EDA（電子設(shè)計(jì)自動化）階段。以下主要介紹第三個階段。

　　EDA 技術(shù)即電子設(shè)計(jì)自動化技術(shù)，它是以可編程邏輯器件（PLD）為載體，以硬件描述語言（HDL） 為主要的描述方式， 以EDA 軟件為主要的開發(fā)軟件的電子設(shè)計(jì)過程。它主要采用“自頂向下”的設(shè)計(jì)方法，設(shè)計(jì)流程主要包括：設(shè)計(jì)輸入、綜合、仿真、適配、下載。EDA 技術(shù)主要有以下特征：

　?。?）高層綜合的理論和方法取得進(jìn)展，從而將EDA 設(shè)計(jì)層次由RT 級提高到了系統(tǒng)級，并推出了相應(yīng)的系統(tǒng)級綜合優(yōu)化工具， 大大縮短了復(fù)雜ASIC 的設(shè)計(jì)周期。

　?。?） 采用硬件描述語言來描述10 萬門以上的設(shè)計(jì)，并形成了VHDL 和Verilog-HDL 兩種標(biāo)準(zhǔn)硬件描述語言。

　?。?）采用平面規(guī)劃技術(shù)對邏輯綜合和物理版圖設(shè)計(jì)聯(lián)合管理， 做到在邏輯設(shè)計(jì)綜合早期階段就考慮到物理設(shè)計(jì)信息的影響。

　?。?）可測性綜合設(shè)計(jì)。

　?。?）為帶有嵌入式IP 核的ASIC 設(shè)計(jì)提供軟、硬件協(xié)同設(shè)計(jì)工具。

　?。?）建立并行設(shè)計(jì)工具框架結(jié)構(gòu)的集成化設(shè)計(jì)環(huán)境，以適應(yīng)當(dāng)今ASIC 規(guī)模大而復(fù)雜、數(shù)字與模擬電路并存、硬件與軟件設(shè)計(jì)并存、產(chǎn)品上市速度快等特點(diǎn)?？偠灾?， EDA 技術(shù)的出現(xiàn)，給電子信息產(chǎn)業(yè)帶來了革命性的變革。