數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)教程將數(shù)字系統(tǒng)作為一個(gè)整體的系統(tǒng)，并按層次結(jié)構(gòu)對(duì)數(shù)字系統(tǒng)進(jìn)行劃分和論述。論題涉及了數(shù)字系統(tǒng)技術(shù)的各個(gè)方面，如：數(shù)制、編碼、布爾代數(shù)、邏輯門、組合邏輯設(shè)計(jì)、時(shí)序電路、VHDL基本概念、VLSI設(shè)計(jì)基本概念、CMOS邏輯電路和硅芯片、存儲(chǔ)器部件、計(jì)算機(jī)原理和計(jì)算機(jī)體系結(jié)構(gòu)基礎(chǔ)知識(shí)等等。本書將傳統(tǒng)的數(shù)字電路知識(shí)和現(xiàn)代技術(shù)相結(jié)合，適于大專院校相關(guān)專業(yè)的學(xué)生作教科書之用。
數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)教程目錄
第1章數(shù)字系統(tǒng)的概念
　1.1什么是數(shù)字系統(tǒng)
　1.2數(shù)字系統(tǒng)的概況
　　1.2.1層次
　　1.2.2個(gè)人計(jì)算機(jī)
　1.3二進(jìn)制數(shù)的介紹
　1.4數(shù)據(jù)的表示
　1.5二進(jìn)制數(shù)及十進(jìn)制數(shù)
　　1.5.1二進(jìn)制到十進(jìn)制的轉(zhuǎn)換
　　1.5.2十進(jìn)制到二進(jìn)制的轉(zhuǎn)換
　　1.5.3小數(shù)
　　1.5.4十六進(jìn)制數(shù)
　1.6單元和層次
　1.7系統(tǒng)原語
　1.8量度
　1.9本書的層次安排
　1.10問題
第2章布爾代數(shù)和邏輯門
　2.1數(shù)據(jù)表示及處理
　2.2基本邏輯運(yùn)算
　　2.2.1非運(yùn)算
　　2.2.2或門
　　2.2.3與門
　2.3基本恒等式
　　2.3.1非恒等式
　　2.3.2或恒等式
　　2.3.3與恒等式
　2.4代數(shù)定律
　　2.4.1交換律
　　2.4.2結(jié)合律
　　2.4.3分配律
　2.5或非門和與非門
　2.6有用的布爾恒等式
　2.7代數(shù)簡(jiǎn)化
　2.8完全邏輯集
　　2.8.1基于與非門的邏輯
　　2.8.2基于或非門的邏輯
　2.9IEEE邏輯門符號(hào)
　2.10問題
第3章組合邏輯設(shè)計(jì)
　3.1問題的確定
　3.2標(biāo)準(zhǔn)邏輯形式
　　3.2.1乘積之和形式
　　3.2.2和之乘積形式
　3.3提取標(biāo)準(zhǔn)形式
　　3.3.1最小項(xiàng)和最大項(xiàng)
　　3.3.2SOP和POS形式的屬性
　3.4異或門及等效運(yùn)算
　3.5邏輯陣列
　　3.5.1AND陣列和OR陣列
　　3.5.2SOP陣列和POS陣列
　　3.5.3邏輯陣列的應(yīng)用
　3.6BCD和7段顯示
　　3.7卡諾圖
　3.83變量卡諾圖
　　3.8.1“不關(guān)心”條件
　　3.8.2可選的3變量卡諾圖布局
　3.94變量卡諾圖
　3.10邏輯設(shè)計(jì)者的作用
　3.11問題
第4章數(shù)字硬件
　4.1將電壓作為邏輯變量
　4.2數(shù)字集成電路
　4.3邏輯延遲時(shí)間
　　4.3.1輸出轉(zhuǎn)換時(shí)間
　　4.3.2傳輸延時(shí)
　　4.3.3扇入和扇出
　　4.3.4擴(kuò)展到其他邏輯門
　　4.3.5邏輯級(jí)聯(lián)
　4.4基本電子電路
第5章VHDL的基本概念
第6章CMOS邏輯電路
第7章硅芯片和VLSI
第8章邏輯部件
第9章存儲(chǔ)元件與陣列
第10章時(shí)序邏輯網(wǎng)絡(luò)
第11章計(jì)算機(jī)基礎(chǔ)
第12章先進(jìn)計(jì)算機(jī)概念
結(jié)束語