隨著數(shù)字電路數(shù)據(jù)量的提高,數(shù)據(jù)的傳輸速率也越來(lái)越快,LVDS(低壓差分信號(hào))標(biāo)準(zhǔn)越來(lái)越多的應(yīng)用在FPGA和ASIC器
件中。文章對(duì)LVDS信號(hào)的特點(diǎn)進(jìn)行了分析,說(shuō)明了PCB設(shè)計(jì)中差分走線(xiàn)的注意事項(xiàng)并結(jié)合實(shí)際應(yīng)用設(shè)計(jì)了一塊LVDS接口板。
關(guān)鍵詞: LVDS; PCB設(shè)計(jì);接口;阻抗匹配

Abstract: Alongwith the rap id development of digital circuit technology, higher data transmission rate is required.
As a result, more and more LVDS (Low2Voltage Differential Signaling) standards are used in digital devices. The char2
acteristic of LVDS is analyzed. The attentions on PCB design with LVDS are exp lained. And then a LVDS interface
board ismade.
Key words: LVDS ( low2voltage differential signaling) ; PCB design; interface; impedance matching

隨著電子信息技術(shù)的進(jìn)步,對(duì)數(shù)據(jù)傳輸速率的要求也越來(lái)越高。由于高速應(yīng)用和對(duì)信號(hào)質(zhì)量及抗干擾的需求,LVDS (低壓差分信號(hào))技術(shù)得到了越來(lái)越多的應(yīng)用。LVDS接口又稱(chēng)RS - 644總線(xiàn)接口,以其固有的低電壓、低功耗和有利于高速傳輸?shù)忍攸c(diǎn),正逐漸成為寬帶高速系統(tǒng)設(shè)計(jì)的首選接口標(biāo)準(zhǔn)。但是現(xiàn)有的很多電路都采用了TTL的電平標(biāo)準(zhǔn),為了使兩者能夠配合工作,本文分析了LVDS差分走線(xiàn)的特點(diǎn),設(shè)計(jì)了一塊LVDS接口板,能完成從低壓差分信號(hào)到單線(xiàn)信號(hào)的轉(zhuǎn)換。
1　LVDS信號(hào)分析
1. 1　LVDS信號(hào)簡(jiǎn)介
LVDS ( low voltage differential signaling)是最早由美國(guó)國(guó)家半導(dǎo)體公司提出的一種高速串行信號(hào)傳輸電平,它采用一對(duì)線(xiàn)對(duì)一個(gè)信號(hào)進(jìn)行傳輸,其中一條傳輸正信號(hào),另一條傳輸相反的電平,在接收端相減,這樣可以把走線(xiàn)上的共模噪聲消除。
1. 2　阻抗匹配
LVDS信號(hào)的電壓擺幅只有350mV,適于電流驅(qū)動(dòng)的差分信號(hào)方式工作。為了確保信號(hào)在傳輸時(shí)不受反射信號(hào)的影響,要對(duì)傳輸線(xiàn)進(jìn)行阻抗控制,通常差分阻抗為(100 ±10)Ω。圖1為一個(gè)差分傳輸模型,其中Z11和Z22分別為兩跟信號(hào)線(xiàn)的特性阻抗, K為另外一條線(xiàn)對(duì)自己的耦合系數(shù), i為線(xiàn)上的電流。

?