傳統(tǒng)的低壓差線性穩(wěn)壓器LDO，需要在其輸出端添加輸出電容，以保證系統(tǒng)的穩(wěn)定性。但這會存在兩個主要的問題：一方面，輸出端產(chǎn)生的極點位置并不是固定不變的，而是隨著負載變化的，LDO的頻率補償很大程度上取決于負載。因此，對輸出電容的數(shù)值及類型提出了嚴格的要求;另一方面，增加了成本及PCB板的面積。因此，研究無片外電容LDO是非常有必要的。本論文首先對電源管理芯片及LDO的研究現(xiàn)狀及發(fā)展前景做了介紹，重點分析了其主要指標及提高系統(tǒng)穩(wěn)定性、瞬態(tài)響應(yīng)的方法。然后，詳細闡述了本文所設(shè)計無輸出電容LDO電路結(jié)構(gòu)的設(shè)計思路，并重點討論了電路子模塊的設(shè)計分析與仿真驗證。最后，論文給出了整體電路的仿真結(jié)果，驗證了設(shè)計電路的功能與性能。本文所設(shè)計的無輸出電容LDO采用NMOS管作為調(diào)整管，利用伺服跨導(dǎo)放大電路及電容為調(diào)整管的柵端提供直流偏置，采用小電流電荷泵電路產(chǎn)生的電壓作為伺服跨導(dǎo)放大電路的供電電壓，一方面提高了調(diào)整管的柵端電壓，另一方面減小紋波對輸出電壓的影響，并采用可變參考電壓電路來提高誤差放大器輸出電壓的擺幅，從而提高了系統(tǒng)的動態(tài)響應(yīng)范圍。同時，伺服跨導(dǎo)放大電路與電容提高了系統(tǒng)直流工作點的穩(wěn)定性。芯片采用0.35μm CMOS工藝，基于Cadence等設(shè)計工具及Hspice D仿真軟件對其仿真驗證，仿真結(jié)果表明，芯片的壓差約為100mV，系統(tǒng)的最差相位裕度約為45？，在-40？C~125？C的溫度變化范圍內(nèi)，輸出電壓的溫度系數(shù)為14.108ppm/？C，在全負載范圍及全輸入電壓范圍內(nèi)，輸出電壓均較平穩(wěn)。仿真結(jié)果表明，電路功能和性能均符合指標要求。