視頻監(jiān)控系統(tǒng)以其數(shù)字化、網(wǎng)絡化和智能化等方面的特征廣泛應用于各種場合。隨著通信技術和網(wǎng)絡技術的發(fā)展，通過網(wǎng)絡進行重要場所的監(jiān)控越來越引起人們的關注和重視。傳統(tǒng)的視頻監(jiān)控系統(tǒng)圖像的壓縮解壓都是基于PC機，在穩(wěn)定性，可靠性方面都受到限制。近年來，隨著嵌入式技術的發(fā)展，嵌入式設備體積小、集成度高、高效可靠、可移植、功耗低等一系列優(yōu)點使得基于嵌入式的視頻監(jiān)控系統(tǒng)逐漸取代了傳統(tǒng)的視頻監(jiān)控系統(tǒng)。
　　筆者所介紹的嵌入式視頻服務器是建立在嵌入式WEB服務器的基礎上，基于AT91RM9200［1］微處理器，采用Linux實時操作系統(tǒng)，由專門的視頻芯片接收數(shù)字視頻數(shù)據(jù)完成壓縮編碼，生成MPEG-4碼流，通過內(nèi)部總線傳送到WEB服務器上，遠程授權用戶可以通過網(wǎng)絡瀏覽器觀看WEB上的圖像信息，控制圖像獲取方式。該系統(tǒng)保證了圖像質(zhì)量，客戶端零維護，開發(fā)便捷，成本低廉。
　　1系統(tǒng)的整體設計
　　整個系統(tǒng)分為硬件和軟件2個部分。硬件部分分為4個模塊：視頻采集模塊，視頻壓縮編碼模塊，網(wǎng)絡傳輸模塊和其他輔助功能模塊。系統(tǒng)采用B/S模式。軟件部分分為視頻圖像采集的驅(qū)動程序，WEB服務器程序，CGI和用戶瀏覽器的網(wǎng)頁設計4部分。系統(tǒng)整體結構如圖1所示。
　　
　　圖1系統(tǒng)整體結構
　　2系統(tǒng)硬件部分
　　本系統(tǒng)采用Atmel公司的AT91RM9200微處理器。該處理器是高性能，低功耗的32位RISC微處理器，最高主頻為180 MHz，32位外部數(shù)據(jù)總線支持8/16/32位數(shù)據(jù)寬度，可對64 MB空間尋址。內(nèi)部集成豐富的外設資源，MMU管理單元，16 kB SRAM和128 kB ROM，各種外圍接口，適用本系統(tǒng)的開發(fā)。AT91RM9200微處理器的作用是在系統(tǒng)上電時配置芯片的相關功能寄存器，正常運行時進行總體控制，如接受視頻數(shù)據(jù)流，配置網(wǎng)絡接口，實現(xiàn)本地存儲等功能。
　　2.1視頻采集模塊
　　本模塊的作用是把模擬視頻轉換成數(shù)字視頻，產(chǎn)生符合編碼芯片接口標準的數(shù)字視頻信號。采用的是TI公司的TVP5150低功耗視頻A/D轉換芯片。TVP5150支持NTSC/PAL/SECAM 3種格式，可以輸出ITU-R BT.656和ITU-R BT.601兩種信號，考慮到編碼芯片的標準，本系統(tǒng)采用ITU-RBT.656格式8為數(shù)據(jù)串行傳輸。TVP5150的AIPIA為模擬信號輸入端，接收攝像頭的模擬視頻信號輸入。行同步脈沖和場同步脈沖分別對應HSYNC和VSYNC，分別連接編碼芯片的HSYNIN和VSYNIN2個引腳，實現(xiàn)圖像的行同步和場同步操作。YOUT［7：0］為數(shù)據(jù)輸出引腳，將數(shù)字視頻信號送到編碼芯片的數(shù)據(jù)接收端。SCL和SDA分別為I2C接口的串行時鐘和數(shù)據(jù)引腳，AT91RM9200對TVP5150的內(nèi)部寄存器的訪問是通過I2C總線實現(xiàn)的。
　　2.2視頻壓縮編碼模塊
　　動態(tài)圖像被數(shù)字化處理成YUV格式，數(shù)據(jù)量非常大。未經(jīng)壓縮的CIF格式的RGB數(shù)據(jù)至少需要58.01 Mb/s，因此視頻數(shù)據(jù)在傳輸和處理的過程中必須經(jīng)過壓縮。視頻編碼標準有MPEG-1，MPEG-2，MPEG-4，M-JPEG和H.26x系列。本系統(tǒng)采用的是MPEG-4標準。MPEG（Moving Pictures ExpertsGroup），該專家組成立于1988年，致力于運動圖像的編碼標準化工作。MPEG-4是該專家組研制出來的于1999年正式成為ISO和IEC聯(lián)合制定的國際編碼標準。MPEG-4與其他編碼標準相比，相同比特率下，具有更高的視覺質(zhì)量，可以在低帶寬的信道上傳輸。本系統(tǒng)采用韓國Pentamicro公司的壓縮/解壓芯片AT2042，AT2042接收經(jīng)過TVP5150進行A/D轉換的數(shù)字視頻數(shù)據(jù)。AT2042支持視頻壓縮和音頻壓縮標準，支持CBR和VBR兩種碼率。采用ITU-R 656接口標準。
　　工作原理：在AT91RM9200的控制下，要進行壓縮編碼的數(shù)據(jù)經(jīng)AT2042的FIFO口輸入。AT2042的解壓是壓縮的逆過程。本系統(tǒng)中，AT2042的數(shù)據(jù)接收端VIN［7：0］接收TVP5150的YOUT ［7：0］端輸出的數(shù)據(jù)，同時AT2042的HSYNIN和VSYNIN信號分別和TVP5150的HSYN和VSYN相連，實現(xiàn)圖像的行同步和場同步操作。接收來的數(shù)據(jù)送到AT2042的壓縮編碼處理單元，壓縮編碼后送到芯片外部的SDRAM中存儲，通過片內(nèi)的SDRAM控制器可以實現(xiàn)對外部SDRAM的訪問，并通過HPI與AT91RM9200微處理器進行通信，以便遠程監(jiān)控端的實時監(jiān)控。視頻壓縮編碼框圖如圖2所示。
　　
　　圖2視頻壓縮編碼框圖
　　2.3網(wǎng)絡傳輸模塊
　　本模塊是采用LAN91C11構建嵌入式以太網(wǎng)，實現(xiàn)視頻數(shù)據(jù)網(wǎng)絡傳輸?shù)耐?。LAN91C11是SMSC公司推出的快速以太網(wǎng)控制器。芯片上集成MAC和PHY，符合IEEE802.3/802.U-100Base-Tx/10Base-T規(guī)范。AT91RM9200微處理器通過地址、數(shù)據(jù)、控制線和片選信號線對LAN91C11進行通信和控制。網(wǎng)絡傳輸硬件連接原理圖如圖3所示。AT91RM9200發(fā)送數(shù)據(jù)時，首先置發(fā)送使能信號ETXEN有效。數(shù)據(jù)發(fā)送端ETX ［1：0］與LAN91C11的TXD ［1：0］引腳相連接。以AT91RM9200的時鐘信號EXTCK發(fā)送視頻數(shù)據(jù)。數(shù)據(jù)的接收端ERX［1：0］與LAN91C11的RXD［1：0］引腳相連接，接收視頻數(shù)據(jù)。EMDI0和EMDC分別控制芯片的讀寫。數(shù)據(jù)從DMA通道發(fā)送。在發(fā)送數(shù)據(jù)時，首先設置好傳輸控制寄存器和傳輸傳輸?shù)刂芳拇嫫?，從指定的存儲區(qū)取數(shù)據(jù)，并且記錄發(fā)送完的字節(jié)數(shù)，數(shù)據(jù)發(fā)送完之后，LAN19C11產(chǎn)生中斷信號，請求DMA中斷，由AT91RM9200處理。