前言 前些天與其他號(hào)主相約更新以下四個(gè)系列的文 1、Vivado那些事兒 2、Quartus那些事兒 3、每周一問 4、Verilog我思我用-代碼賞析 各系列解釋如下（來自O(shè)penFPGA-碎碎思）： 不過Quartus我現(xiàn)在基本沒用了，所以將側(cè)重于另外三個(gè)系列，但是路要一步步走，就先拿Vivado開刀吧，需要軟件的文末自取（多個(gè)版本，一般有一個(gè)版本就行了），由于能力有限，如果遇到?jīng)]解釋清楚的就多多包涵啦~ 關(guān)于Vivado是什么，就簡單一筆帶過：一款主流FPGA的IDE，可以實(shí)現(xiàn)FPGA的一整套流程，編程、仿真、分析、驗(yàn)證等等，功能不言而喻，其他的就不介紹了，對這些感興趣的話，可以去Xilinx官網(wǎng)瞧瞧，接下來開始今天的內(nèi)容。 注：系統(tǒng)Win10，軟件版本-Vivado2018.2 設(shè)計(jì)流模式 Vivado有兩種流程設(shè)計(jì)的模式，分別是工程模式以及非工程模式，這么說可能聽不太懂意思，再通俗點(diǎn)講，工程模式就是直接使用Vivado完成一套設(shè)計(jì)流程，先創(chuàng)建工程，然后讓軟件對你的設(shè)計(jì)文件進(jìn)行管理，生成報(bào)告信息等等，基本上就是自動(dòng)化操作；非工程模式就是用Tcl命令或者腳本來控制設(shè)計(jì)流，Vivado就不再對你的文件進(jìn)行自動(dòng)化的管理，也不再對相關(guān)信息進(jìn)行報(bào)告，但是在每一個(gè)設(shè)計(jì)的階段你都可以進(jìn)行新的設(shè)計(jì)分析以及約束分配，并且將更改后的設(shè)計(jì)以及約束直接更新到當(dāng)前的設(shè)計(jì)流。 啟動(dòng) 直接啟動(dòng) 直接啟動(dòng)是最簡單的方法，就直接雙擊安裝完成后出現(xiàn)在桌面出現(xiàn)的Vivado圖標(biāo)，也可在系統(tǒng)的開始界面找然后單擊打開，路徑大概這樣：Start Menu\Programs\Xilinx Design Tools\Vivado 2018.2（對應(yīng)的版本） Tcl啟動(dòng) 說下Tcl的兩種使用方法：