十幾年前，頻率控制行業(yè)推出了基于鎖相環(huán)（PLL）的振蕩器，這是一項開拓性創(chuàng)新技術，采用了傳統(tǒng)晶體振蕩器（XO）所沒有的多項特性。憑借內部時鐘合成器IC技術，基于PLL的XO可編程來支持更寬廣的頻率范圍。這一突破消除了為在特定頻率實現共振而切割和加工石英所需的材料加工工藝步驟。這一創(chuàng)新也使得對基于PLL的XO進行頻率編程成為可能并且實現極短交貨周期。鑒于傳統(tǒng)振蕩器交貨周期可能接近14周或更長，許多硬件設計人員渴望利用可編程振蕩器獲得顯著的交貨周期優(yōu)勢。不幸的是，嚴重的問題發(fā)生了。一些已經從傳統(tǒng)XO遷移到基于PLL的XO的設計陷入了關聯抖動（jitter-related）問題之中，這會引起關聯應用（application-related）失效，涉及范圍從通信鏈路中的超高位錯誤率到無法工作的SoC和處理器。這些問題迫使許多IC供應商規(guī)定：基于PLL的振蕩器不能和他們的器件配合使用。這種形勢的變化使得想通過基于PLL的振蕩器獲得頻率靈活性和短交付周期優(yōu)勢的硬件工程師面臨挑戰(zhàn)。為什么會出現這種情況？其原因在于來自不同供應商的PLL技術差異極大。不合格的PLL設計導致過多的振蕩器相位噪聲和抖動峰值，如圖1中左側畫面所示。這個特定的基于PLL的XO在12kHz-20MHz帶寬上的相位抖動為150ps RMS。這種性能水平使它不適合為高速PHY提供時鐘，高速PHY通常需要《1ps RMS 抖動的參考時鐘。XO的周期抖動在圖1右側圖片中有顯示。這種雙峰周期抖動可能是一個出現PLL穩(wěn)定性問題的信號，PLL穩(wěn)定性能夠對使用這個XO的SoC產生有害的性能影響。與可編程振蕩器展現抖動峰值有關的第二個領域是級聯PLL。當這樣一個基于PLL的振蕩器被連接到一個后續(xù)電路中帶有PLL的IC 上時，抖動可能會增加。