FPGA 是一堆晶體管，你可以把它們連接（wire up）起來做出任何你想要的電路。它就像一個納米級面包板。使用 FPGA 就像芯片流片，但是你只需要買這一張芯片就可以搭建不一樣的設(shè)計，作為交換，你需要付出一些效率上的代價。從字面上講這種說法并不對，因為你并不需要重連（rewire）FPGA，它實際上是一個通過路由網(wǎng)絡(luò)（routing network）連接的查找表 2D 網(wǎng)格，以及一些算術(shù)單元和內(nèi)存。FPGA 可以模擬任意電路，但它們實際上只是在模仿，就像軟件電路仿真器模擬電路一樣。這個答案不恰當(dāng)?shù)牡胤皆谟?，它過分簡化了人們實際使用 FPGA 的方式。接下來的兩個定義能更好地描述 FPGA。電路模擬是 FPGA 的經(jīng)典主流用例，這也是 FPGA 最早出現(xiàn)的原因。FPGA 的關(guān)鍵在于硬件設(shè)計是用 HDL 形式編碼的，而且買一些便宜的硬件就可以得到和 ASIC 相同的效果。當(dāng)然，你不可能在 FPGA 和真正的芯片上使用完全相同的 Verilog 代碼，但至少它們的抽象范圍是一樣的。這是與 ASIC 原型設(shè)計不同的一個用例。和電路仿真不同，計算加速是 FPGA 的新興用例。這也是微軟最近成功加速搜索和深度神經(jīng)網(wǎng)絡(luò)的原因。而且關(guān)鍵的是，計算實例并不依賴于 FPGA 和真正 ASIC 之間的關(guān)系：開發(fā)人員針對基于 FPGA 的加速編寫的 Verilog 代碼不需要與用來流片的 Verilog 代碼有任何的相似性。

　　這兩種實例在編程、編譯器和抽象方面存在巨大差異。我比較關(guān)注后者，我將其稱為「計算 FPGA 編程」（computaTIonal FPGA programming）。我的論點是，目前計算 FPGA 的編程方法都借鑒了傳統(tǒng)的電路仿真編程模型，這是不對的。如果你想開發(fā) ASIC 原型的話，Verilog 和 VHDL 都是正確的選擇。但如果目標(biāo)是計算的話，我們可以也應(yīng)該重新思考整個堆棧。讓我們開門見山地說吧。FPGA 是一類很特殊的硬件，它用來高效執(zhí)行模擬電路描述的特殊軟件。FPGA 配置需要一些底層軟件——它是為了 ISA 編寫的程序。

?