74HC193-Q100;74HCT193-Q100 是一款 4 位同步二進制上/下計數(shù)器。分開 分別具有 CPU 和 CPD 的上/下時鐘，簡化了操作。輸出更改狀態(tài) 與任一時鐘輸入的低電平到高電平轉(zhuǎn)換同步。如果 CPU 時鐘是脈沖的 當 CPD 保持高電平時，設備計數(shù)。如果 CPD 時鐘在 CPU 保持狀態(tài)時發(fā)出脈沖 HIGH，設備倒計時。任何時候只有一個時鐘輸入可以保持高電平，以保證 可預測的行為。設備可以隨時通過異步主復位清除 輸入 （MR）。也可以通過激活異步并行負載輸入 （PL） 來并行加載。 端子計數(shù) （TCU） 和端子計數(shù) （TCD） 輸出通常為高電平。什么時候 電路已達到最大計數(shù)狀態(tài) 15，即 CPU 的下一個 HIGH-to-LOW 轉(zhuǎn)換 導致 TCU 變低。TCU 保持低電平，直到 CPU 再次變?yōu)楦唠娖?，從而復制計?shù) 時鐘。同樣，當電路處于零狀態(tài)且 CPD 變?yōu)榈碗娖綍r，TCD 輸出變?yōu)榈碗娖?低。終端計數(shù)輸出復制時鐘波形，可用作時鐘輸入 信號到多級計數(shù)器中的下一個高階電路。多級計數(shù)器不完全 同步，因為每個添加的階段都會添加輕微的延遲時間差。這 計數(shù)器可以由電路的異步并聯(lián)負載能力預設。有關 并行數(shù)據(jù)輸入（D0 至 D3）加載到計數(shù)器中。此信息顯示在輸出上 （Q0 至 Q3）與并聯(lián)負載 （PL） 輸入為低電平時的時鐘輸入條件無關。 主復位 （MR） 輸入端的高電平禁用并聯(lián)負載門。它覆蓋了兩個時鐘 輸入并將所有輸出（Q0 至 Q3）設置為低電平。如果其中一個時鐘輸入在 復位或加載操作時，該時鐘的下一個低電平到高電平轉(zhuǎn)換被解釋為合法 信號，它被計算在內(nèi)。輸入包括箝位二極管，支持使用限流電阻 將輸入連接到超過 VCC 的電壓。 本產(chǎn)品已通過汽車電子委員會 （AEC） 標準 Q100 認證 （1級），適用于汽車應用。