現(xiàn)代計算機體系結(jié)構(gòu)上，CPU執(zhí)行指令的速度遠遠大于CPU訪問內(nèi)存的速度，于是引入Cache機制來加速內(nèi)存訪問速度。除了Cache以外，分支預測和指令預取也在很大程度上提升了CPU的執(zhí)行速度。隨著SMP的出現(xiàn)，多線程編程模型被廣泛應用，在多線程模型下對共享變量的訪問變成了一個復雜的問題。于是我們有必要了解一下內(nèi)存模型，這是多處理器架構(gòu)下并發(fā)編程里必須掌握的一個基礎概念。

　　1. 什么是內(nèi)存模型？

　　到底什么是內(nèi)存模型呢？看到有兩種不同的觀點：

　　· A：內(nèi)存模型是從來描述編程語言在支持多線程編程中對共享內(nèi)存訪問的順序。

　　· B：內(nèi)存模型的本質(zhì)是指在單線程情況下CPU指令在多大程度上發(fā)生指令重排（reorder）［1］。

　　實際上A，B兩種說法都是正確的，只不過是在嘗試從不同的角度去說明memory model的概念。個人認為，內(nèi)存模型表達為“內(nèi)存順序模型”可能更加貼切一點。

　　一個良好的memory model定義包含3個方面：

　　· Atomic Operations

　　· Partial order of operations

　　· Visable effects of operations

　　這里要強調(diào)的是：我們這里所說的浪潮服務器內(nèi)存模型和CPU的體系結(jié)構(gòu)、編譯器實現(xiàn)和編程語言規(guī)范3個層面都有關(guān)系。