針對LVDS高速數(shù)據(jù)傳輸，本文分析并比較了三種有效的傳輸方案。結(jié)合這些方案的
特點和合成孔徑雷達成像的需求，本文實現(xiàn)了使用高速時鐘采樣進行同步接收的LVDS傳輸方案。該方案有效地解決了在LVDS傳輸中時鐘不連續(xù)，沒有數(shù)傳控制信號, 和傳輸數(shù)據(jù)沒有特定幀結(jié)構(gòu)用于數(shù)據(jù)同步的問題。文中使用FPGA實現(xiàn)了該方案并完成了傳輸試驗。結(jié)果表明,該傳輸系統(tǒng)在3m長的傳輸距離上可穩(wěn)定地傳輸100MBps的數(shù)字信號。
關(guān)鍵詞： 合成孔徑雷達，低電壓差分傳輸，現(xiàn)場可編程門陣列，同步
在合成孔徑雷達(Synthesis Aperture Radar，簡寫為SAR)成像處理系統(tǒng)中，大量通道接
收機的輸出信號經(jīng)A/D 變換后需要通過高速數(shù)據(jù)總線送給SAR 處理機。因此，高速數(shù)據(jù)總線及其互聯(lián)網(wǎng)絡(luò)是決定SAR 處理系統(tǒng)性能的關(guān)鍵因素之一[1]。數(shù)據(jù)總線有并行和串行兩類，并行數(shù)據(jù)總線引線多，布線困難，且難以為具有一定傳輸距離的設(shè)備間的互聯(lián)提供高速可靠的傳輸。低電壓差分信號（Low Voltage Differential Signaling，簡寫為LVDS）是一種用低擺幅的差分電壓串行傳輸信號的技術(shù)。這種信號能在差分PCB 導(dǎo)線對或平衡電纜上以幾百Mbps 甚至上Gbps 的速率傳輸，具有低電壓、低輻射、低功耗、低成本和可內(nèi)含時鐘等優(yōu)點[2]，尤其適用于對傳輸距離有要求的設(shè)備間高速數(shù)據(jù)傳輸。但是，LVDS 只定義了信號電氣規(guī)范，作為一個完整的數(shù)據(jù)通信規(guī)范還需要相應(yīng)的數(shù)據(jù)傳輸控制。為了解決這個問題，本文了給出了三種有效的利用LVDS 進行高速數(shù)據(jù)傳輸?shù)姆桨覆⑦M行了分析比較。文中參考這些方案的特點，結(jié)合SAR 處理系統(tǒng)的需求，給出了一種用現(xiàn)場可編程門陣列(Field Programmable Gate Array, 簡寫為FPGA)實現(xiàn)的LVDS 接口方案，并完成了相應(yīng)的測試。