本系統(tǒng)由軟件層，邏輯控制層，物理層組成。軟件層負(fù)責(zé)對(duì)各通道數(shù)據(jù)進(jìn)行處理，如發(fā)送塊大小、發(fā)送頻率等的設(shè)置，接收上傳數(shù)據(jù)并且打包形成各通道數(shù)據(jù)接收文件等。邏輯控制層需要標(biāo)示各通道的通道號(hào)，以及各通道的傳輸數(shù)據(jù)。物理層實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)奈锢硗ǖ馈１鞠到y(tǒng)中 USB 總線采用 16 位寬傳輸，高 8 位用來作為通道標(biāo)示位，低八位作為原始數(shù)據(jù)。上行與下行各通道號(hào)可以相同也可以不同。對(duì)應(yīng)接口的上下行通道標(biāo)示號(hào)盡量一致，這樣有利于后期測(cè)試。 3.1 USB 控制狀態(tài)機(jī)該狀態(tài)機(jī)負(fù)責(zé)管理數(shù)據(jù)復(fù)接器與 USB 單片機(jī)之間的數(shù)據(jù)傳送。為保證整個(gè)系統(tǒng)數(shù)據(jù)傳輸?shù)耐暾?，需要保證兩點(diǎn)，一是將數(shù)據(jù)傳輸速率控制在 USB 帶寬允許的范圍以內(nèi)，二是上行通道的優(yōu)先級(jí)要高于下行通道。狀態(tài)機(jī)在 FPGA 內(nèi)用 HDL 硬件描述語(yǔ)言實(shí)現(xiàn)，采用摩爾型狀態(tài)機(jī)描述方法，將狀態(tài)轉(zhuǎn)移邏輯單獨(dú)放在一個(gè)進(jìn)程中實(shí)現(xiàn)，這樣的好處是狀態(tài)轉(zhuǎn)移過程中控制狀態(tài)轉(zhuǎn)移的敏感信號(hào)的脈沖不至于影響到狀態(tài)機(jī)組合邏輯的賦值。在后仿真以及實(shí)際測(cè)試期間也驗(yàn)證了這種設(shè)計(jì)確實(shí)能有效避免敏感信號(hào)毛刺的擴(kuò)散效應(yīng)。