單元電路的具體設(shè)計(jì)
1、時(shí)序脈沖產(chǎn)生和分頻電路
時(shí)鐘電路是數(shù)字系統(tǒng)不可缺少的一個(gè)重要組成部分，因?yàn)?a target='_blank' class='arckwlink_none'>數(shù)字電路只有在時(shí)鐘電路的驅(qū)動(dòng)下才可正常工作。根據(jù)應(yīng)用場(chǎng)合的不同，不同數(shù)字電路選擇使用不同類型的時(shí)鐘發(fā)生器。因交通燈控制系統(tǒng)的秒信號(hào)精度不高，故可選用555定時(shí)器，也可選用RC環(huán)行振蕩器，考慮到紅燈亮的時(shí)間與倒計(jì)數(shù)的時(shí)間一致，本系統(tǒng)選用CD4060計(jì)數(shù)器來(lái)得到一個(gè)時(shí)鐘脈沖。
本設(shè)計(jì)通過(guò)CD4060計(jì)數(shù)器產(chǎn)生的是2Hz的時(shí)鐘脈沖，不符合系統(tǒng)要求的1Hz時(shí)針脈沖，所以需要一個(gè)分頻電路，即把CD4060所產(chǎn)生的信號(hào)進(jìn)行2分頻。該分頻電路可以用任何一個(gè)二進(jìn)制計(jì)數(shù)器來(lái)實(shí)現(xiàn)。本文選用74HC390計(jì)數(shù)器來(lái)實(shí)現(xiàn)，74HC390是一個(gè)雙二-五-十進(jìn)制加法計(jì)數(shù)器，其引腳接法及功能如下所示：
① 每個(gè)集成塊中由2組計(jì)數(shù)器，每組計(jì)數(shù)器由兩個(gè)計(jì)數(shù)器組成，共有4個(gè)計(jì)數(shù)器。
② 每組計(jì)數(shù)器內(nèi)有1個(gè)一位二進(jìn)制計(jì)數(shù)器和1個(gè)五進(jìn)制計(jì)數(shù)器。它們可以單獨(dú)計(jì)數(shù)，但清零時(shí)同時(shí)清零。A，B為時(shí)鐘脈沖的輸入，下降沿觸發(fā)。QA，QB，QC，QD為計(jì)數(shù)輸出。
③ 如1位二進(jìn)制計(jì)數(shù)器的輸出QA接上五進(jìn)制計(jì)數(shù)器的時(shí)鐘脈沖的輸入B，則構(gòu)成8421BCD碼十進(jìn)制的計(jì)數(shù)器。A為時(shí)鐘脈沖的輸入，QA，QB，QC，QD為輸出，QD是最高位；五進(jìn)制計(jì)數(shù)器的輸出QD接上二進(jìn)制計(jì)數(shù)器時(shí)鐘脈沖輸入A，則構(gòu)成5421BCD碼十進(jìn)制的計(jì)數(shù)器，B為時(shí)鐘脈沖的輸入，QA，QB，QC，QD為輸出，QA是最高位。
④ 清零RD為異步清零，高電平有效。
在本電路中，將clka與CD4060脈沖發(fā)生器的時(shí)鐘輸出相連，Qa即為1Hz時(shí)鐘輸出。其具體電路如圖3所示。
2、倒計(jì)時(shí)計(jì)數(shù)電路
倒計(jì)時(shí)計(jì)數(shù)電路主要由計(jì)數(shù)器構(gòu)成，它在整個(gè)系統(tǒng)設(shè)計(jì)中的作用是實(shí)現(xiàn)計(jì)時(shí)計(jì)數(shù)，在此我們選用減法計(jì)數(shù)器，因?yàn)楸驹O(shè)計(jì)說(shuō)明計(jì)時(shí)時(shí)間可預(yù)設(shè)，所以需要可預(yù)置數(shù)的計(jì)數(shù)器，結(jié)合以上要求，本系統(tǒng)采用4516。