作者：Robert Taylor，德州儀器 微處理器和專用集成電路（ASIC）需要低電壓、大電流電源。這些電源通常對(duì)輸出電壓偏差有非常嚴(yán)格的要求，尤其是對(duì)負(fù)載瞬態(tài)事件。對(duì)設(shè)計(jì)人員而言，測(cè)試這些電源可能會(huì)面臨許多挑戰(zhàn)，并且難以確認(rèn)是否符合特定規(guī)格。 本文將解答負(fù)載瞬態(tài)測(cè)試的相關(guān)問題，并介紹可在苛刻條件下簡(jiǎn)化測(cè)試的一些方法。 為了正確設(shè)計(jì)電源，您首先需要了解所有的瞬態(tài)參數(shù)，以及它們?nèi)绾螒?yīng)用于測(cè)試。常見的瞬態(tài)參數(shù)包括： ? 負(fù)載階躍的大小（以安培為單位或以滿載的百分比表示） ? 瞬態(tài)事件中的最小負(fù)載（有時(shí)為零） ? 負(fù)載階躍的轉(zhuǎn)換速率（通常以安培每微秒為單位） ? 階躍兩極允許的最大電壓偏差 ? 預(yù)計(jì)恢復(fù)時(shí)間 圖1舉例說明了這些規(guī)格通常是如何被定義的。 圖1：負(fù)載瞬態(tài)測(cè)量的圖形描述。 了解所有參數(shù)之后，便可嘗試設(shè)計(jì)滿足要求的電源了。然而，按上述要求測(cè)試成為一大挑戰(zhàn)。輸出電壓為1V，負(fù)載階躍為100A，轉(zhuǎn)換速率為1000A/μs的要求并不常見。在大多數(shù)測(cè)試情況下，限制因素是被測(cè)電源和負(fù)載之間的電感。在實(shí)際系統(tǒng)中，電源往往正好靠近其供電的負(fù)載，從而使寄生電感最小化。 您可以使用多種方法來測(cè)試選定電源的負(fù)載瞬態(tài)響應(yīng)，但是每種方法各有利弊。這里我將比較以下選項(xiàng)：外部電子負(fù)載、外部瞬態(tài)板、場(chǎng)效應(yīng)晶體管（FET）Slammer、板載瞬態(tài)發(fā)生器和基于插座的瞬態(tài)測(cè)試儀。 外部電子負(fù)載可能是測(cè)試瞬態(tài)響應(yīng)最常用和最便捷的方法。大多數(shù)負(fù)載具有使您能夠輕松設(shè)置電流等級(jí)和轉(zhuǎn)換時(shí)間的模式。由于外部接線或?qū)嶋H負(fù)載限制，其主要缺點(diǎn)是轉(zhuǎn)換速率有所限制。 外部瞬態(tài)板通?？梢栽谵D(zhuǎn)換速率方面獲得更好的結(jié)果，但這會(huì)降低一定的靈活性。根據(jù)設(shè)計(jì)的不同，負(fù)載瞬態(tài)板可能受限于最大電流、散熱或轉(zhuǎn)換速率。由于瞬態(tài)板屬于外部連接，接線通常是轉(zhuǎn)換速率限制的瓶頸。此外，還需要為每個(gè)測(cè)試電源調(diào)整或配置電路板。 FET slammer是獲得高速瞬態(tài)結(jié)果的一種快速且簡(jiǎn)單的方法。通過電阻器或直接穿過電源的輸出端將金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管從漏極連接到源極，函數(shù)發(fā)生器控制柵極。由于外部接線很少，所以寄生電感大幅降低。 雖然這種方法通?？梢援a(chǎn)生高轉(zhuǎn)換速率，但控制和重復(fù)測(cè)試可能有難度。也許需要修改PCB（圖2）。該方法的另一個(gè)問題是難以測(cè)量實(shí)際負(fù)載階躍電流，并且測(cè)出的數(shù)據(jù)可能不準(zhǔn)確。 圖2：具有FET slammer的PCB示例。 測(cè)試大電流高速瞬態(tài)性能時(shí)，板載瞬態(tài)發(fā)生器將非常實(shí)用，可以為特定的負(fù)載瞬態(tài)規(guī)格設(shè)計(jì)電路。主要缺點(diǎn)是組件會(huì)額外產(chǎn)生成本和占用空間。此外，采取多種不同測(cè)量可能難以兼具靈活性或比較耗時(shí)。 板載瞬態(tài)發(fā)生器的設(shè)計(jì)也非常復(fù)雜。它可以像由555定時(shí)器控制的電阻和FET一樣簡(jiǎn)單，也可以像圖3所示的設(shè)計(jì)那樣復(fù)雜。更復(fù)雜的設(shè)計(jì)是使用多級(jí)和更小、更快的開關(guān)FET，這種設(shè)計(jì)可以實(shí)現(xiàn)1000A/μs的轉(zhuǎn)換速率。 圖3：復(fù)雜版本的板載瞬態(tài)發(fā)生器。 最后一個(gè)選項(xiàng)是使用處理器插座和專門的瞬態(tài)測(cè)試儀。這個(gè)選項(xiàng)是最昂貴的方法，因?yàn)楣ぞ弑旧砗馨嘿F，而PCB的價(jià)格也日益上漲，但是可以為一組給定的處理器要求得出最準(zhǔn)確的結(jié)果。處理器或ASIC制造商經(jīng)常開發(fā)這類工具，因此這些工具專門用于提供正確的測(cè)試條件。 表1總結(jié)了幾種瞬態(tài)測(cè)試方法。 表1：不同瞬態(tài)測(cè)試方法的比較。 負(fù)載瞬態(tài)測(cè)試是電源設(shè)計(jì)和合規(guī)中非常重要的一環(huán)。測(cè)試夾具中的寄生電感可能對(duì)實(shí)現(xiàn)所需轉(zhuǎn)換速率的能力有負(fù)面影響。使用上述方法，能幫助避免這個(gè)問題。? (mbbeetchina)