ADI公司的iCoupler?產(chǎn)品提供了一種替代光耦合器的隔離

　　解決方案，具有出色的集成度、性能和功耗特性。一個(gè)

　　iCoupler隔離通道包括CMOS輸入和輸出電路與一個(gè)芯片級(jí)

　　變壓器（見圖1）。由于數(shù)字隔離器采用CMOS技術(shù)，因此在

　　系統(tǒng)級(jí)ESD（靜電放電）、電涌電壓、快速瞬變或其他過壓

　　條件下，它們?nèi)菀资艿介V鎖或ESD的破壞。

　　本應(yīng)用筆記提供關(guān)于避免這些問題的指南。針對(duì)各種系統(tǒng)

　　級(jí)測(cè)試配置，本文舉例說明了其可能影響性能的機(jī)制。針

　　對(duì)每個(gè)示例，本文都給出了推薦解決方案。

　　器件與系統(tǒng)

　　簡(jiǎn)單地說，器件是帶互連線的單一集成裝置，而系統(tǒng)則是

　　由多個(gè)互連器件構(gòu)建而成的非集成裝置。器件與系統(tǒng)幾乎

　　在所有情況下都是涇渭分明。但是，器件測(cè)試與系統(tǒng)測(cè)試

　　之間的區(qū)別可能并不是那么明顯。此外，器件的技術(shù)規(guī)格

　　可能并未直接說明它在系統(tǒng)級(jí)測(cè)試中的表現(xiàn)。ESD測(cè)試就

　　是一個(gè)很好的例子。

　　iCoupler隔離產(chǎn)品的ESD/閂鎖考慮因素

　　ESD、電涌、突波和快速瞬變事件是電氣應(yīng)用中的基本現(xiàn)

　　實(shí)。這些事件一般都含有高壓、持續(xù)時(shí)間很短的尖峰，并

　　且直接或間接作用于器件。其產(chǎn)生原因是器件與各種實(shí)際

　　現(xiàn)象的交互，如人體接觸、交流線路擾動(dòng)、雷擊或系統(tǒng)地

　　之間的共模電壓差等。

　　為了確定器件在組裝成系統(tǒng)之前以及組裝過程中被人和自

　　動(dòng)化組裝設(shè)備處理的魯棒性，器件級(jí)ESD測(cè)試最為有用。

　　然而，對(duì)于確定器件在系統(tǒng)內(nèi)遭受系統(tǒng)級(jí)ESD事件的魯棒

　　性，器件級(jí)ESD數(shù)據(jù)則不太有用。其原因有如下兩方面：

　　? 系統(tǒng)級(jí)與器件級(jí)ESD測(cè)試的目的不同。器件級(jí)測(cè)試所應(yīng)

　　對(duì)的情況通常是器件搬運(yùn)和組裝過程中會(huì)遇到的情況，

　　而系統(tǒng)級(jí)測(cè)試所應(yīng)對(duì)的情況通常是系統(tǒng)運(yùn)行中會(huì)遇到的

　　情況。

　　? 器件在系統(tǒng)級(jí)測(cè)試期間所承受的特定狀況可能與它所在

　　的電路板/模塊/系統(tǒng)設(shè)計(jì)密切相關(guān)。例如，系統(tǒng)與器件

　　地之間的長(zhǎng)感性走線對(duì)器件造成的電壓瞬變，實(shí)際上比

　　它對(duì)系統(tǒng)在測(cè)試點(diǎn)造成的電壓瞬變可能更為嚴(yán)重

　　CMOS器件中的閂鎖

　　寄生PNP和NPN晶體管是CMOS工藝的固有現(xiàn)象，這些晶

　　體管會(huì)配置為硅控整流器（SCR）。當(dāng)此寄生SCR被觸發(fā)時(shí)，

　　就會(huì)發(fā)生閂鎖。該現(xiàn)象會(huì)導(dǎo)致VDD與地之間出現(xiàn)低電阻路

　　徑，從而吸取大電流通過器件。這種過大的電流為電氣過

　　應(yīng)力（EOS）造成破壞提供了可能性。

　　閂鎖可能引起不同程度的破壞，從器件完全損毀到參數(shù)性

　　能下降等。更為有害的是潛在故障，可能影響日后的系統(tǒng)

　　運(yùn)行?！?a href='http://www.brongaenegriffin.com/analog/' target='_blank' class='arckwlink_none'>模擬對(duì)話》雜志刊載了一篇關(guān)于閂鎖一般問題的

　　優(yōu)秀論文，參見Analog Dialogue 35-05 （2001）“打贏對(duì)抗CMOS

　　開關(guān)閂鎖的戰(zhàn)爭(zhēng)”。雖然該文主要討論的是CMOS開關(guān)的問

　　題，但它也普遍適用于所有CMOS器件，包括數(shù)字隔離器

　　產(chǎn)品。

　　強(qiáng)烈建議所有應(yīng)用都應(yīng)使用陶瓷旁路電容，以使VDD與地

　　之間的電源噪聲最小。選擇0.01 μF至0.1 μF范圍的電容值，

　　并盡量靠近器件放置。即使有充分的旁路，一些應(yīng)用可能

　　仍然會(huì)發(fā)生閂鎖問題。將一個(gè)200 Ω電阻與VDD串聯(lián)也會(huì)有所

　　幫助。在5 V應(yīng)用中，它可以將電源電流限制在25 mA，低于

　　閂鎖觸發(fā)電流。不過，根據(jù)所吸取電源電流的不同，此串

　　聯(lián)電阻可能會(huì)將器件引腳的電源電壓降至不可接受的水

　　平。當(dāng)以高數(shù)據(jù)速率工作而需要高電源電流時(shí)，極有可能

　　出現(xiàn)這一問題。

　　導(dǎo)致閂鎖的機(jī)制通常是過壓狀況超出器件的絕對(duì)最大額定

　　值（對(duì)大多數(shù)產(chǎn)品而言是大于7.0 V或小于–0.5 V）。一旦將器

　　件集成到系統(tǒng)中，過壓來源往往不是很清楚。但只要了解

　　其機(jī)制，一般還是能找到解決之道。

　　IEC 61000-4-2 ESD測(cè)試

　　IEC 61000-4-2 ESD測(cè)試的框圖如圖3所示。本測(cè)試是在系統(tǒng)

　　機(jī)殼上的多個(gè)點(diǎn)施加ESD接觸或空氣放電，因此會(huì)有多種

　　機(jī)制可能引起閂鎖問題，包括通過地線之一注入電流以及

　　系統(tǒng)機(jī)殼或印刷線路板走線中的ESD電流發(fā)生感性耦合