Clock Domain Crossing跨時鐘域檢查

如今典型的SOC 芯片都功能復(fù)雜、接口豐富，在眾多復(fù)雜功能中不可能所有功能都同時工作，為了能耗，大多數(shù)SOC 芯片都會切分成多個電壓域

2023-06-28 標(biāo)簽：寄存器SoC芯片RTL 2172 0

求一種中值濾波器的設(shè)計方案

連續(xù)采樣N次（N取奇數(shù)），把N次采樣值按大小排列，取中間值為本次有效值。

2023-06-28 標(biāo)簽：濾波器寄存器緩沖器 764 0

Zynq高速串行CMOS接口的設(shè)計與實現(xiàn)

現(xiàn)在CMOS傳感器的分辨率越來越大，對應(yīng)的，對數(shù)據(jù)傳輸接口的要求也越來越高。

2023-06-28 標(biāo)簽：轉(zhuǎn)換器FPGA設(shè)計寄存器 3828 0

FPGA設(shè)計-時序約束實例分析

現(xiàn)有一塊ADC連接到FPGA上，需要在FPGA上實現(xiàn)高速數(shù)據(jù)的讀取，那么第一步自然就是完成可靠的硬件連線

2023-06-28 標(biāo)簽：FPGA設(shè)計寄存器TTL電路 1037 0

88E1548P MACSec使用介紹

Marvel PHY 88E1548P在其LinkCry Core中支持MACSec功能；

2023-06-27 標(biāo)簽：寄存器計數(shù)器復(fù)用器 2567 0

計算機(jī)指令架構(gòu)與微處理器設(shè)計原理

MIPS——內(nèi)部無互鎖級微處理器（ Microprocessor without interlocked piped stages ），采用RISC 指...

2023-06-27 標(biāo)簽：寄存器存儲器虛擬機(jī) 3111 0

為什么CDC是問題？常用的CDC設(shè)計思路

建立時間（tsu) 是在時鐘翻轉(zhuǎn)（對于正沿觸發(fā)寄存器為0→1的翻轉(zhuǎn)）之前數(shù)據(jù)輸入（D）必須有效的時間。

2023-06-27 標(biāo)簽：寄存器D觸發(fā)器CDC 3064 0

在valid ready協(xié)議中對ready進(jìn)行timing修復(fù)打拍的方法

首先將把目標(biāo)設(shè)計想象成一個黑盒子,如圖1所示，我們的目標(biāo)是將READY_DOWN通過打拍的方法獲得時序優(yōu)化。

2023-06-27 標(biāo)簽：寄存器AXI總線FIFO存儲 1758 0

在握手協(xié)議中的Valid及data打拍技巧

AXI 協(xié)議使用的是valid-ready握手的方式去傳輸數(shù)據(jù)。

2023-06-27 標(biāo)簽：寄存器存儲器AXI總線 2484 0

低功耗設(shè)計基礎(chǔ)：Clock Gating

大多數(shù)低功耗設(shè)計手法在嚴(yán)格意義上說并不是由后端控制的，Clock Gating也不例外。

2023-06-27 標(biāo)簽：寄存器EDA工具RTL 2228 0

STM32單片機(jī)的GPIO端口設(shè)置

首先要了解什么是寄存器？寄存器是中央處理器CPU內(nèi)用來暫存指令、數(shù)據(jù)和地址的存儲器，在所有應(yīng)用單片機(jī)來進(jìn)行各種控制操作時，都是通過設(shè)置單片機(jī)的內(nèi)部寄存器...

2023-06-27 標(biāo)簽：單片機(jī)寄存器STM32 6682 0

探討兩種時鐘同步的總線電路方案

高速數(shù)字電路模塊通常以同步(synchronous)電路的形式實現(xiàn)，它們由一個或者多個時鐘驅(qū)動（觸發(fā)）。

2023-06-27 標(biāo)簽：寄存器連接器同步電路 2746 0

一個亞穩(wěn)態(tài)設(shè)計案例分析

CPLD規(guī)模雖小，其原理和設(shè)計方法和FPGA確是一樣的。輕視在CPLD上的投入，就有可能存在設(shè)計隱患，導(dǎo)致客戶使用產(chǎn)品時出現(xiàn)故障，從而給公司帶來不可挽回...

2023-06-27 標(biāo)簽：FPGA設(shè)計寄存器觸發(fā)器 569 0

MCP電路實現(xiàn)方法及命令優(yōu)先級實例

需要強調(diào)的是需要加嚴(yán)的部分，對于異步路徑，往往需要通過set_max_delay來約束，防止路徑過長。

2023-06-27 標(biāo)簽：寄存器CDC狀態(tài)機(jī) 2035 0

Top和Block實戰(zhàn)經(jīng)驗以及DDR接口時序

IO約束在頂層和模塊級的主要命令都是以下幾個，但是實際應(yīng)用的復(fù)雜程度不可同日而語，本篇會先介紹模塊級IO約束實戰(zhàn)經(jīng)驗，然后講解頂層IO約束復(fù)雜性，過程中...

2023-06-27 標(biāo)簽：寄存器SoC設(shè)計輸入電容 1461 0

講講Latch的功能？Timing Path如何分析？

當(dāng) E = 1 時，latch直傳（transparent），D端信號的變化會即時反應(yīng)在Q端；

2023-06-27 標(biāo)簽：寄存器鎖存器STA 8930 0

如何做一條合格的path？同一條path在物理設(shè)計不同階段的變化

Delay值是多少才算合格呢？這一篇開始講解路徑(Path)的概念，以及衡量Path Delay是否合格的標(biāo)準(zhǔn)----建立時間(setup time)和...

2023-06-27 標(biāo)簽：寄存器CPN時鐘樹 1900 0

教你如何書寫高質(zhì)量的Verilog代碼？

HDL 語言僅是對已知硬件電路的文本表現(xiàn)形式編寫前，對所需實現(xiàn)的硬件電路“胸有成竹”

2023-06-27 標(biāo)簽：寄存器觸發(fā)器HDL語言 2340 0

扭環(huán)形計數(shù)器與環(huán)形計數(shù)器的隨機(jī)序列

扭環(huán)形計數(shù)器，每次狀態(tài)變化時僅有一個觸發(fā)器發(fā)生翻轉(zhuǎn)，譯碼不存在競爭冒險，在n（n≥3）位計數(shù)器中，使用2n個狀態(tài)，有2^n-2n個狀態(tài)未使用；

2023-06-27 標(biāo)簽：寄存器觸發(fā)器LFSR 4112 0

單bit信號跨時鐘域如何傳輸？

即電路中的所有受時鐘控制的單元，全部由一個統(tǒng)一的全局時鐘控制

2023-06-27 標(biāo)簽：電磁兼容寄存器EDA工具 1175 0