如何創(chuàng)建一個(gè)high-level和object-oriented的模型

UVM register layer classes用于為DUV中的memory-mapped寄存器和內(nèi)存的read/write操作創(chuàng)建一個(gè) high-...

2023-06-23 標(biāo)簽：寄存器接口模型 745 0

PRIMASK寄存器開(kāi)、關(guān)總中斷的指令代碼

我們?cè)谑褂肁RM Cortex-M內(nèi)核芯片進(jìn)行產(chǎn)品開(kāi)發(fā)時(shí)，有時(shí)可能需要暫時(shí)開(kāi)辟一個(gè)相對(duì)清靜、不被打擾的程序執(zhí)行環(huán)境，以確保某些操作可靠順利完成。這時(shí)我們...

2023-06-21 標(biāo)簽：寄存器STM32控制 7905 0

操作BASEPRI特殊功能寄存器時(shí)無(wú)效解決方法（上）

有STM32用戶發(fā)現(xiàn)在操作BASEPRI特殊功能寄存器時(shí)，根本不起作用。比方，它目前配置了幾個(gè)中斷，優(yōu)先級(jí)各不相同，按照STM32CubeMx里的配置分...

2023-06-21 標(biāo)簽：寄存器STM32控制 2243 0

PCIe例程理解之用戶邏輯接收模塊仿真分析

下圖給出了反相器相位插指器的基本結(jié)構(gòu)。結(jié)構(gòu)很簡(jiǎn)單，兩個(gè)反相器陣列輸入分別接兩個(gè)時(shí)鐘，輸出直接短接在一起，數(shù)字信號(hào)控制反相器陣列選通的數(shù)目。

2023-06-21 標(biāo)簽：FPGA設(shè)計(jì)寄存器存儲(chǔ)器 1477 0

STM32標(biāo)準(zhǔn)庫(kù)、HAL庫(kù)和LL庫(kù)介紹

我們?cè)谶M(jìn)行STM32開(kāi)發(fā)的時(shí)候，使用寄存器進(jìn)行開(kāi)發(fā)的終究是少數(shù)，大多數(shù)人還是習(xí)慣用庫(kù)函數(shù)進(jìn)行開(kāi)發(fā)。到目前為止，有標(biāo)準(zhǔn)外設(shè)庫(kù)、HAL庫(kù)、LL庫(kù) 三種。本文...

2023-06-21 標(biāo)簽：微控制器寄存器STM32 1.5萬(wàn) 0

CRC校驗(yàn)碼的多種Verilog實(shí)現(xiàn)方式

CRC循環(huán)冗余校驗(yàn)碼（Cyclic Redundancy Check），檢錯(cuò)碼。

2023-06-21 標(biāo)簽：寄存器計(jì)數(shù)器觸發(fā)器 3801 0

亞穩(wěn)態(tài)的分析與處理

本文主要介紹了亞穩(wěn)態(tài)的分析與處理。

2023-06-21 標(biāo)簽：寄存器時(shí)鐘觸發(fā)器 4626 0

講解幾點(diǎn)關(guān)于FIFO IP核使用時(shí)的注意事項(xiàng)

FIFO？還是FIFO IP核？這也需要寫(xiě)總結(jié)嗎？太容易了吧。如果我是一個(gè)正在處于面試找工作中的年輕人，肯定關(guān)注的是如何手撕FIFO，這也是當(dāng)時(shí)校招時(shí)候...

2023-06-21 標(biāo)簽：FPGA設(shè)計(jì)寄存器RAM 2020 0

FPGA時(shí)序分析之關(guān)鍵路徑

關(guān)鍵路徑通常是指同步邏輯電路中，組合邏輯時(shí)延最大的路徑（這里我認(rèn)為還需要加上布線的延遲），也就是說(shuō)關(guān)鍵路徑是對(duì)設(shè)計(jì)性能起決定性影響的時(shí)序路徑。

2023-06-21 標(biāo)簽：邏輯電路寄存器乘法器 2723 0

ZC706評(píng)估板IBERT誤碼率測(cè)試和眼圖掃描

IBERT（Integrated Bit ErrorRatio Tester，集成誤比特率測(cè)試工具），是Xilinx提供用于調(diào)試FPGA高速串行接口比特...

2023-06-21 標(biāo)簽：收發(fā)器FPGA設(shè)計(jì)寄存器 4562 0

單片機(jī)的寄存器編程與位運(yùn)算

這次一起來(lái)學(xué)習(xí)一下單片機(jī)開(kāi)發(fā)時(shí)必備技術(shù)——位運(yùn)算和寄存器編程。

2023-06-21 標(biāo)簽：單片機(jī)寄存器編程 2285 0

Xilinx FPGA異步復(fù)位同步釋放—同步后的復(fù)位該當(dāng)作同步復(fù)位還是異步復(fù)位？

針對(duì)異步復(fù)位、同步釋放，一直沒(méi)搞明白在使用同步化以后的復(fù)位信號(hào)時(shí)，到底是使用同步復(fù)位還是異步復(fù)位？

2023-06-21 標(biāo)簽：寄存器觸發(fā)器FDR 1991 0

以太網(wǎng)時(shí)鐘的PPM頻率偏差的解決方案(下)

圖<6>是深度(depth)為8的異步FIFO的示意圖。其中，0～7代表8個(gè)寄存器，他們組成了一個(gè)環(huán)。

2023-06-23 標(biāo)簽：以太網(wǎng)寄存器fifo 3940 0

時(shí)鐘同步的總線電路方案

　高速數(shù)字電路模塊通常以 同步 (synchronous)電路的形式實(shí)現(xiàn)，它們由一個(gè)或者多個(gè)時(shí)鐘驅(qū)動(dòng)(觸發(fā))。對(duì)于 單一時(shí)鐘(域) 的同步電路而言，只要...

2023-06-23 標(biāo)簽：寄存器DDR總線 2298 0

嵌入式系統(tǒng)基本思想分層與時(shí)間片分析

分層的思想，并不是什么神秘的東西，事實(shí)上很多做項(xiàng)目的工程師本身自己也會(huì)在用。分層結(jié)構(gòu)確是很有用的東西，參透后會(huì)有一種恍然大悟的感覺(jué)。

2023-06-20 標(biāo)簽：單片機(jī)寄存器嵌入式系統(tǒng) 863 0

為什么MISRA要求你不要使用位域-本文告訴你真相

做過(guò)嵌入式開(kāi)發(fā)的一般會(huì)看到一條編程規(guī)范:”不要使用位域”，一般都是知其然不其所以然，了解的多一點(diǎn)的可能知道位域是實(shí)現(xiàn)相關(guān)不具備可移植性，那么繼續(xù)追問(wèn)哪些...

2023-06-21 標(biāo)簽：嵌入式寄存器編譯器 2769 0

討論linux PCI驅(qū)動(dòng)的slides

PCI：32 bit 總線，33 或 66 MHz。

2023-06-19 標(biāo)簽：控制器寄存器適配器 901 0

如何讀懂Vivado時(shí)序報(bào)告

FPGA開(kāi)發(fā)過(guò)程中，vivado和quartus等開(kāi)發(fā)軟件都會(huì)提供時(shí)序報(bào)告，以方便開(kāi)發(fā)者判斷自己的工程時(shí)序是否滿足時(shí)序要求。

2023-06-23 標(biāo)簽：fpga寄存器時(shí)序 2014 0

為保證數(shù)字電路時(shí)序裕量所做的努力

由于以太網(wǎng)測(cè)試使用的開(kāi)發(fā)板是淘寶購(gòu)買的某款開(kāi)發(fā)板，開(kāi)發(fā)人員在電路設(shè)計(jì)時(shí)沒(méi)有考慮到將以太網(wǎng)芯片的接收時(shí)鐘、發(fā)送時(shí)鐘通過(guò)FPGA的專用時(shí)鐘管腳接入到到全局時(shí)鐘網(wǎng)絡(luò)

2023-06-19 標(biāo)簽：FPGA設(shè)計(jì)以太網(wǎng)寄存器 1221 0